最近兩天經常看到Chiplet這個詞，以為是什么新技術呢，google一下這不就是幾年前都在提的先進封裝嗎。最近資本市場帶動了芯片投資市場，和chiplet有關的公司身價直接飛天。帶著好奇今天扒一扒chiplet是什么：

　　Chiplet的概念其實很簡單，就是硅片級別的重用。從系統端出發，首先將復雜功能進行分解，然后開發出多種具有單一特定功能、可相互進行模塊化組裝的裸芯片，如實現數據存儲、計算、信號處理、數據流管理等功能，并最終以此為基礎，建立一個Chiplet的芯片網絡。

?

　　其實對于芯片，數字電路采用先進制程可以明顯提高運算性能，但是模擬電路采用先進制程性能提升并不大，有點浪費。

　　因此就可以想，把本來一個大的die，切割成兩塊或者多塊。數字電路部分采用新制程，模擬電路采用老制程，這樣既簡化了設計步驟，又提高了先進制程的利用率，I/O模塊也更經濟。

?

?

　　另外采用chiplet降低了單位面積內的芯片設計量，可以適當減少芯片集成度，我的理解是采用14nm的工藝制程說不定可以干5nm的事情。

　　明白了為什么采用chiplet，但是如何用chiplet，就需要die和die之間的互聯了。和我們做電路一樣的，芯片之間的互聯也需要協議，特別是對于這種先進封裝，并沒有行業規定，每個芯片廠家設計的金屬對接口位置可能都不同，因此急需一個標準的出臺。

　　2022年三月份出現的UCIe， 即Universal Chiplet Interconnect Express，是Intel、AMD、ARM、高通、三星、臺積電、日月光、Google Cloud、Meta和微軟等公司聯合推出的Die-to-Die互連標準，其主要目的是統一Chiplet（芯粒）之間的互連接口標準，打造一個開放性的Chiplet生態系統。UCIe在解決Chiplet標準化方面具有劃時代意義。

　　到目前為止，已經成功商用的Die-to-Die互連接口協議多達十幾種，主要分為串行接口協議和并行接口協議。比較而言，串行接口一般延遲比較大，而并行接口可以做到更低延遲，但也會消耗更多的Die-to-Die互連管腳；而且因為要盡量保證多組管腳之間延遲的一致，所以每個管腳不易做到高速率。

?

　　UCIe 成員分為三個級別：發起人、貢獻者和采用者。發起人由董事會組成并具有領導作用。貢獻者和發起者公司可以參與工作組，而采用者只能看到最終規范并獲得知識產權保護。

　　貢獻者成員名單如下：

?

來源：芯片工藝技術：感謝原創作者的辛勤付出