相比傳統的系統級芯片（SoC），Chiplet 能夠提供許多卓越的優勢，如更高的性能、更低的功耗和更大的設計靈活性。因此，半導體行業正在構建一個全面的 Chiplet 生態系統，以充分利用這些優勢。隨著異構集成（HI）的發展迎來了巨大挑戰，行業各方攜手合作發揮 Chiplet 的潛力變得更加重要。前段時間，多位行業專家齊聚在一場由 SEMI 舉辦的活動，深入探討了如何助力 Chiplet 生態克服發展的挑戰。

日月光集團企業研發中心副總裁洪志斌（C.P. Hung）表示：“從更宏觀的角度看，半導體的發展實際上就是去追求高效地完成系統集成。系統集成可以分為兩種類型的異構集成——包括同質集成和異構集成。在深入研究異構集成技術的同時，我們必須繼續加強和促進產業鏈成員之間的合作，以克服發展道路上可能出現的各種挑戰。”

Chiplet發展勢頭強勁

TechSearch 是專門研究微電子封裝和組裝技術趨勢的市場研究領導者，其總裁 Jan Vardaman 指出，IC 設計師認為使用 Chiplet 可以更容易、更靈活地制造他們想要的芯片。通過使用最具成本效益的工藝，Chiplet 還可以生產不同的功能電路，以降低芯片制造成本，而不必依賴最先進的技術。

隨著 Chiplet 能夠實現更大的靈活性和更優的成本結構，更多基于 Chiplet 的設備已經在市場上涌現。然而，因為這些產品是由不同的制造商獨立開發的，所以 Chiplet 的產品之間通常不具有互操作性和兼容性，導致 Chiplet 的生態零散化、碎片化。因此，UCIe 標準的推出正是為了突破以上壁壘，這也是 Chiplet 發展歷程中一個關鍵的里程碑。

AMD 公司高級封裝部門企業副總裁 Raja Swaminathan 認為，市場需求是推動半導體行業向異構集成轉型的關鍵因素。高性能計算（HPC）市場對處理器性能提出了更高的需求，而這已經不能單憑制程微縮來滿足這種需求。作為處理器供應商，AMD 必須找到新的方法來滿足客戶的需求，Chiplet 就是最有效的解決方案之一。Chiplet 助力 AMD 克服成本和規模挑戰，推出了能夠更好地滿足市場需求的產品。

異構集成路線圖（HIR）倡議主席兼日月光集團研究員 William Chen 表示：“如何將行業研究成果轉移到教育系統是進一步促進 Chiplet 生態發展的關鍵。從設計方法到技術，這一切都掌握在從業人員手中，身處在行業當中的人更加關注 Chiplet。然而，學校里學習 Chiplet 設計的學生很少。我們都很清楚人才對半導體發展的重要性。只有將 Chiplet 帶給更多的學生，未來我們才能看到更多基于 Chiplet 的技術。”

Cadence 研發部門副總裁 Don Chan 表示，Chiplet 推動了 IC 設計領域的范式轉變。通過將 SoC 的各種芯片功能分解成 Chiplet，并通過先進封裝將它們組裝成單個器件，IC 設計人員找到了一條無需考慮功耗、性能、面積（PPA）的新途徑——而 PPA 正是設計師們一直試圖在工藝技術中實現平衡的三大主要目標。然而，這一趨勢也帶來了新的挑戰，例如如何拆分最初集成在 SoC 中的功能并設計 Chiplet 互連架構 Plet，以及如何克服芯片堆疊帶來的散熱挑戰，這些都是最難解決的問題。需要通過發展設計工藝、方法和工具以克服上述挑戰。

聯發科制造運營和供應鏈管理副總裁高學武（HW Kao）表示：“對于 IC 設計師而言，Chiplet 最有趣和最有價值的地方在于，它們將 IC 設計變成了“混合雞尾酒”。人們可以通過混合不同的材料來創造獨特的產品。裸片分割（Die Partitioning），即將客戶期望實現的功能劃分到多個芯片中，已成為唯一的出路。”

在實踐中，聯發科發現裸片分割有助于降低成本，還有一些功能可以通過更成熟、更具成本效益的制造工藝來實現。單個芯片的面積越小，實現更高良率的可能性就越大。

散熱：浸沒式冷卻蘊藏巨大潛力

先進封裝使 Chiplet 成為可能，而 Chiplet 正在推動著半導體制造領域的一場重要技術浪潮。設備過熱問題（長期以來的重大挑戰），只會隨著封裝技術的進步變得更加復雜。

緯穎科技公司總裁張順來（Sunlai Chang）表示，上下游產業鏈需要共同努力，以更有效的方式改善散熱問題。緯穎科技近年來一直在開發浸沒式冷卻解決方案，因為芯片產生的熱量不再能夠通過風扇單獨去除，液體冷卻技術也接近極限。張順來表示，將整個主板與電子元件冷卻劑一起浸沒將是未來的散熱方式。

“目前用于半導體器件的封裝技術尚未針對浸沒式冷卻進行優化設計。”張順來表示，他期待與封裝行業的伙伴公司合作開發新解決方案。

共封裝光學（CPO）將成為優化能耗的關鍵

思科系統技術和質量部門副總裁薛捷認為，由于負責數據傳輸的 I/O 單元也是一個重要的散熱來源，因此持續提升計算性能、增加 I/O 帶寬，以及降低 I/O 能耗將變得更具挑戰性。薛捷表示：“互聯網數據量的增長沒有上限，而對網通芯片的 I/O 帶寬要求也越來越高。但事實上，傳統的傳輸介質不再能夠以可接受的能耗水平承載如此大量的數據。由共封裝光學（CPO），如硅光，支持的網通 ASIC 芯片正在成為主要趨勢。”

共封裝光學是一種典型的異構集成，它通過先進的封裝技術集成了使用 CMOS 工藝的邏輯單元和用特殊工藝制成的光學元件，使芯片開發者不僅可以獲得更大的通信帶寬，還能夠大幅降低數據的傳輸能耗。

臺積電講解最新的CoWoS解決方案

全球最大的半導體芯片代工廠臺積電分享了其 CoWoS（Chip-On-Wafer-On-Substrate）技術的最新發展。臺積電 APTS/NTM 部門總監 Shin-Puu Jeng 表示，臺積電幾年前就開始研發 CoWoS 先進封裝技術，以滿足 HPC 客戶的需求，目前臺積電已能夠提供 CoWoS 產品系列。

Jeng 表示臺積電的 CoWoS 客戶有不同的需求。有的客戶看重性能，有的客戶想要高密度線路或更高的成本效益。例如，最初使用硅轉接板的 CoWoS，后來升級為擁有更佳響應速度、由低阻抗線路帶來更低能耗的 CoWoS-R，這個過程用有機轉接板取代了硅轉接板。通過裝配去耦電容無源元件，芯片的集成度可再創新高，這也使得 CoWoS-R 成為高能耗系統集成的理想選擇。

設備和材料廠商專注于混合鍵合，并推出多種解決方案

混合鍵合是一個特別熱門的話題，幾乎所有先進封裝廠商都在利用該工藝來盡可能縮小片內互連和鍵合，以滿足先進封裝中互連密度的極致要求。雖然今天在大規模生產中可以使用混合鍵合，但仍有許多技術問題需要解決。

解決混合鍵合技術帶來的挑戰將擁有廣闊市場機遇，提供解決方案的開發者也會因此獲益匪淺。身處半導體制造行業不同環節的解決方案和服務提供商（涵蓋從設備、材料、測試到測量等領域）都提出了新穎有趣的混合鍵合工藝解決方案。

責任編輯：彭菁