在制程工藝難以進步的情況下，Chiplet小芯片架構可以實現晶體管密度的突破，因此對于半導體行業來說非常重要。目前，英特爾、AMD、ARM等芯片巨頭均已推出Chiplet小芯片架構，但是本土半導體廠商在這一領域仍比較欠缺。

不過，近日傳來一則好消息——在12月16日“第二屆中國互聯技術與產業大會”上，首個由中國集成電路領域相關企業和專家共同主導制定的《小芯片接口總線技術要求》團體標準正式通過工信部中國電子工業標準化技術協會的審定并對外發布。

據悉，這是中國首個原生集成電路Chiplet技術標準，對于中國集成電路產業延續“摩爾定律”、突破先進制程工藝限制，以及探討先進封裝工藝技術具有重要意義！

或許大家對Chiplet還不太了解，簡單來說，Chiplet技術就是對原本復雜的SoC芯片的解構，將滿足特定功能的裸片通過die-to-die內部互連技術與底層基礎芯片封裝組合在一起，類似于搭建樂高積木一般，最后集成為一個系統級芯片。這樣可以通過對不同功能模塊的芯片選用合適的制程工藝，從技術方面實現各功能的最優化、成本的最小化、性價比的最大化、模塊復用的靈活化。

舉例來說，在一顆7nm工藝制程的芯片中，一些次要的模塊可以用如22nm的較低的工藝制程做成Chiplet，再“拼裝”至7nm芯片上，原理如同搭積木一樣，從而可以減少對7nm工藝制程的依賴。基于這一特性，Chiplet模式也被認為是在摩爾定律趨緩下的半導體工藝發展方向之一。

更重要的是，Chiplet是物聯網時代最需要的技術。我們都知道，物聯網最大的特點在于嚴重的碎片化，這就注定無法通過一個通用芯片就解決所有問題。比如，一個性能強大的通用芯片，當然可以去覆蓋到各種各樣的應用場景當中，但或許可能會因為成本問題被棄用，畢竟市場對技術方案的選擇最終都會落到性價比上。而Chiplet所提供的“組裝化”思路，無疑為滿足物聯網應用技術可行、成本可控產生了新啟迪。

據了解，此次發布的《小芯片接口總線技術要求》描述了 CPU、GPU、人工智能芯片、網絡處理器和網絡交換芯片等應用場景的小芯片接口總線（chip-let）技術要求，包括總體概述、接口要求、鏈路層、適配層、物理層和封裝要求等。

小芯片接口技術的應用場景包括：

● C2M（Computing to Memory），計算芯片與存儲芯片的互連。

● C2C（Computing to Computing），計算芯片之間的互連。兩者連接方式：

◎ 采用并行單端信號相連，多用于 CPU 內多計算芯片之間的互連；

◎ 采用串行差分信號相連，多用于 AI、Switch 芯片性能擴展的場景。

● C2IO（Computing to IO），計算芯片與 IO 芯片的互連。

● C2O（Computing to Others），計算芯片與信號處理、基帶單元等其他小芯片的互連。

▲《小芯片接口總線技術》標準概況圖

此標準列出了并行總線等三種接口，提出了多種速率要求，總連接帶寬可以達到 1.6Tbps，以靈活應對不同的應用場景以及不同能力的技術供應商，通過對鏈路層、適配層、物理層的詳細定義，實現在小芯片之間的互連互通，并兼顧了PCIe等現有協議的支持，列出了對封裝方式的要求，小芯片設計不但可以使用國際先進封裝方式，也可以充分利用國內封裝技術積累。

總之，中國首個原生Chiplet小芯片技術標準的發布，無疑是中國半導體產業的又一次進步！

審核編輯 ：李倩