国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Chiplet是否也走上了集成競賽的道路?

Astroys ? 來源:Astroys ? 2024-02-23 10:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Chiplet會將SoC分解成微小的芯片,各公司已開始產生新的想法、工具和“Chiplet平臺”,旨在將這些Chiplet橫向或縱向組裝成先進的SiP(system-in- package)形式。令人不解的是,Chiplet最初的構想是將SoC分解成類似樂高積木的模塊,而現在似乎又重新回到了集成競賽中。

總部位于加州圣何塞的DreamBig Semiconductor就是其中一家初創公司。該公司參加了上月的CES,并發布了名為MARS的“開放式Chiplet平臺”。

MARS平臺的核心是一個“Chiplet Hub”,該公司將其命名為Deimos Chiplet Hub(DCH)。

工程高級副總裁Steve Majors解釋說,DCH是一個芯片die。它作為一個中樞,將包括CPU、主AI加速器、內存控制器、I/O和高速網絡在內的一系列Chiplet連接成一個完整的SiP設備。

這家初創公司的最大理念是讓客戶專注于他們可以實現差異化的定制化芯片領域。DreamBig的DCH將幫助他們快速構建多種類型的定制SiP設備。

DreamBig與其他Chiplet組裝公司的差異化戰略是搭乘Silicon Box的順風車,后者是由Marvell的前聯合創始人Sehat Sutardja和他的妻子Weili Dai創辦的新加坡Chiplet代工廠。

DCH內部

DCH集成了包括CPU在內的多種功能,并支持將DMA、中斷控制器、PCIe交換機和HBM堆棧等功能集成到Chiplet的die中。

不過,Majors解釋說,DCH內部的CPU是“管理CPU,而不是主CPU,后者位于附加的Chiplet上”。

但是,像DMA和中斷控制器這樣的功能不是已經存在于大多數CPU的die上了嗎?

Majors解釋說:“一旦將CPU分解成Chiplet,就需要對CPU Chiplet的內核和高速緩存進行優化,使其能夠持續擴展到下一個工藝節點或添加特殊指令。”他補充說,DMA和中斷控制器等功能最好在靠近內存和IO的地方分區,由Chiplet Hub提供給所有CPU Chiplet。

內存優先架構

Majors認為DreamBig的關鍵是其Chiplet Hub采用的“內存優先架構”。它使所有Chiplet都能直接訪問高速緩存/內存層,包括堆疊在Chiplet Hub上的低延遲SRAM/3D HBM和Chiplet上的大容量DDR/CXL/SSD。這使得計算、加速器和網絡Chiplet能夠執行高效的數據移動、數據緩存或數據處理。

此外,正如Majors所說,DreamBig還提供了存儲分層的靈活性。它可以從SRAM到HBM再到CXL再到SSD,“從而提供Mega Bytes到Giga Bytes以及Tera Bytes的內存,用于緩存或數據訪問”。

Majors解釋說,總之,一個平臺可以在使用的層級和為每個層級選擇的大小方面“跨范圍”組合。“因此,3D HBM是可選的。Chiplet Hub可進行3D堆疊,但不一定要堆疊。”

wKgZomXYBP2AeC-kAAdXEhEEV44350.jpg

拉鋸戰

行業Chiplet專家們也指出,Chiplet供應商可能會重新開始集成競賽,而不是讓Chiplet實現SoC的分解。

盡可能多地集成將符合Chiplet供應商的利益,這樣才能提高利潤率并獲得更好的性能。那么,Chiplet供應商是否會為了誰能集成什么而展開拉鋸戰?系統設計者是否真的能獲得這一概念所承諾的模塊化?

Chiplet仍處于初級階段

Intel的Chiplet專家Ron Wilson指出,盡管形成了一定程度的互聯標準,但Chiplet的潮流還面臨著一些重要的、有爭議的問題。

Wilson問道:系統將如何分區?CPU和GPU等大型模塊是必然的。但這些大塊需要各種輔助功能的支持,如內存控制器、高速緩存和高速緩存控制器、DMA和中斷控制器、總線控制器以及相當于片上網絡硬件的 SiP。傳統上,所有這些東西都由CPU IP供應商提供,并與CPU內核集成在一起。但是,它們應該放在CPU的die上,還是單獨的die上?或者,就像DreamBig似乎建議的那樣,把它們集成到一個單獨的模塊上,然后在整個系統中共享?

至于互聯性,DreamBig試圖覆蓋很多領域。例如,據該公司稱,其DCH平臺提供32到128個D2D(die-to-die)鏈路,每個鏈路64GB/s,用于連接Chiplet。每個鏈路都支持主要的行業標準D2D物理層/鏈路層:通用芯片互連Express(UCIe)流協議和開放計算項目(OCP)BoW(Bunch of Wires)。

基板會如何?

另一組問題涉及芯片下面的基板。顯而易見的選擇是標準封裝基板,Wilson說,“但它在線寬、凸點密度和性能方面存在問題”。

芯片Interposer可以解決所有這些問題,但它們的尺寸有限,而且非常昂貴。使用扇出封裝技術的互連層是另一種可能性,介于普通封裝基板和interposer技術之間。Wilson補充說:“供應鏈中已經有了這方面的基礎設施。”還有玻璃,有些人認為它是未來的基板,能夠像扇出技術一樣在巨大的面板上制造。但它仍未得到證實。

DreamBig的秘密武器似乎是Silicon Box的面板級封裝技術。如圖所示,Silicon Box使用的是600mm的方形面板,而不是傳統的300mm圓形晶片。

Silicon Box聲稱它使用的是“革命性的”RDL(redistribution layer),可以取代昂貴的芯片Interposer。正如Majors解釋的那樣,在Silicon Box工作的一些工程主管是各種扇出封裝方法的發明者。遺憾的是,Silicon Box沒有透露他們使用的RDL的任何細節。

開啟夢想

DreamBig目前在全球擁有200多名員工。據Majors稱,該公司迄今已融資7,000多萬美元。

公司CEO兼創始人是Sohail Syed。在此之前,他曾將自己的公司Questarium賣給了Marvell,當時Sutardja和Dai掌管著這家公司。

值得注意的是,Syed是網絡技術方面的專家,擁有專門的網絡IP。

當他意識到與計算機相比,網絡行業缺乏先進技術時,他便萌生了創辦DreamBig的想法。Sutardja和Dai一致認為,Syed的想法可以與整個Chiplet的愿景相輔相成。

除了開放式Chiplet平臺,DreamBig還提供了兩個“先進的硬件網絡加速器IP”實例。它們是RDMA(remote direct memory access)和算法TCAM(ternary content-addressable memory)。TCAM是一種高速存儲器,可以在一個時鐘周期內搜索其全部內容。

DreamBig的Majors解釋說,RDMA有利于云網絡的使用,如遠程存儲或HPC集群。RDMA還可用于AI擴展,連接大量AI計算/加速器集群。他總結道:“RDMA將所有這些網絡流量從處理器上卸載下來,從而提高了系統的效率和可擴展性。

同時,算法TCAM對于大型虛擬化云網絡中的Match Action處理非常有用,例如微軟SONiC DASH。

Majors強調說:“到目前為止,這些技術只有Nvidia、Intel、AWS等巨頭才有。他聲稱,DreamBig現在首次以IP或芯片的形式向公開市場提供該技術。




審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 交換機
    +關注

    關注

    23

    文章

    2904

    瀏覽量

    104468
  • SoC芯片
    +關注

    關注

    2

    文章

    669

    瀏覽量

    37163
  • PCIe
    +關注

    關注

    16

    文章

    1461

    瀏覽量

    88419
  • 中斷控制器
    +關注

    關注

    0

    文章

    63

    瀏覽量

    9819
  • chiplet
    +關注

    關注

    6

    文章

    495

    瀏覽量

    13603

原文標題:Chiplet也走上了集成競賽的道路?

文章出處:【微信號:Astroys,微信公眾號:Astroys】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Chiplet,如何助力HPC?

    縱橫小芯片架構代表了芯片設計和集成方式的根本性變革。隨著傳統芯片架構在功耗、散熱和空間方面逼近物理極限,一種新型架構正在興起,有望為高性能計算(HPC)開辟一條新的發展道路。這種架構被稱為小芯片架構
    的頭像 發表于 02-26 15:15 ?695次閱讀
    <b class='flag-5'>Chiplet</b>,如何助力HPC?

    擁抱Chiplet,大芯片的必經之路

    本文轉自:半導體行業觀察隨著傳統芯片架構在功耗、散熱和空間方面逼近物理極限,一種新型架構正在興起,有望為高性能計算(HPC)開辟一條新的發展道路。這種架構被稱為Chiplet架構
    的頭像 發表于 02-13 14:35 ?332次閱讀
    擁抱<b class='flag-5'>Chiplet</b>,大芯片的必經之路

    Chiplet異構集成的先進互連技術

    半導體產業正面臨傳統芯片縮放方法遭遇基本限制的關鍵時刻。隨著人工智能和高性能計算應用對計算能力的需求呈指數級增長,業界已轉向多Chiplet異構集成作為解決方案。本文探討支持這一轉變的前沿互連技術,內容來自新加坡微電子研究院在2025年HIR年會上發表的研究成果[1]。
    的頭像 發表于 02-02 16:00 ?1313次閱讀
    多<b class='flag-5'>Chiplet</b>異構<b class='flag-5'>集成</b>的先進互連技術

    躍昉科技受邀出席第四屆HiPi Chiplet論壇

    隨著摩爾定律放緩與AI算力需求的爆發式增長,傳統芯片設計模式正面臨研發成本高昂、能耗巨大、迭代周期長的多重壓力。在此背景下,Chiplet(芯粒)技術成為推動集成電路產業持續演進的關鍵路徑。2025
    的頭像 發表于 12-28 16:36 ?691次閱讀
    躍昉科技受邀出席第四屆HiPi <b class='flag-5'>Chiplet</b>論壇

    東莞理工學院“小眼睛科技杯”第四屆集成電路設計與創新應用競賽圓滿落幕

    BASEDINNOVATION“小眼睛科技杯”集成電路設計與創新應用競賽2025年11月23日,東莞理工學院第四屆集成電路設計與創新應用競賽于學術會議中心圓滿落幕。本屆
    的頭像 發表于 12-08 08:03 ?420次閱讀
    東莞理工學院“小眼睛科技杯”第四屆<b class='flag-5'>集成</b>電路設計與創新應用<b class='flag-5'>競賽</b>圓滿落幕

    Chiplet與異構集成的先進基板技術

    半導體產業正處在傳統封裝邊界逐步消解的轉型節點,新的集成范式正在涌現。理解從分立元件到復雜異構集成的發展過程,需要審視半導體、封裝和載板基板之間的基本關系在過去十五年中的變化。
    的頭像 發表于 11-04 11:29 ?2135次閱讀
    <b class='flag-5'>Chiplet</b>與異構<b class='flag-5'>集成</b>的先進基板技術

    Chiplet封裝設計中的信號與電源完整性挑戰

    隨著半導體工藝逐漸逼近物理極限,單純依靠制程微縮已難以滿足人工智能、高性能計算等領域對算力與能效的持續增長需求。在此背景下,Chiplet作為一種“后摩爾時代”的異構集成方案應運而生,它通過將不同工藝、功能的模塊化芯片進行先進封裝集成
    的頭像 發表于 11-02 10:02 ?1629次閱讀
    <b class='flag-5'>Chiplet</b>封裝設計中的信號與電源完整性挑戰

    解構Chiplet,區分炒作與現實

    來源:內容來自半導體行業觀察綜合。目前,半導體行業對芯片(chiplet)——一種旨在與其他芯片組合成單一封裝器件的裸硅片——的討論非常熱烈。各大公司開始規劃基于芯片的設計,稱為多芯片系統。然而
    的頭像 發表于 10-23 12:19 ?399次閱讀
    解構<b class='flag-5'>Chiplet</b>,區分炒作與現實

    手把手教你設計Chiplet

    SoC功能拆分成更小的異構或同構芯片(稱為芯片集),并將這些Chiplet集成到單個系統級封裝(SIP)中,其中總硅片尺寸可能超過單個SoC的光罩尺寸。SIP不僅
    的頭像 發表于 09-04 11:51 ?793次閱讀
    手把手教你設計<b class='flag-5'>Chiplet</b>

    華大九天推出芯粒(Chiplet)與2.5D/3D先進封裝版圖設計解決方案Empyrean Storm

    隨著“后摩爾時代”的到來,芯粒(Chiplet)與 2.5D/3D 先進封裝技術正成為突破晶體管微縮瓶頸的關鍵路徑。通過異構集成將不同的芯片模塊化組合,依托2.5D/3D封裝實現高帶寬互連與低功耗
    的頭像 發表于 08-07 15:42 ?4712次閱讀
    華大九天推出芯粒(<b class='flag-5'>Chiplet</b>)與2.5D/3D先進封裝版圖設計解決方案Empyrean Storm

    Chiplet與先進封裝設計中EDA工具面臨的挑戰

    Chiplet和先進封裝通常是互為補充的。Chiplet技術使得復雜芯片可以通過多個相對較小的模塊來實現,而先進封裝則提供了一種高效的方式來將這些模塊集成到一個封裝中。
    的頭像 發表于 04-21 15:13 ?2029次閱讀
    <b class='flag-5'>Chiplet</b>與先進封裝設計中EDA工具面臨的挑戰

    淺談Chiplet與先進封裝

    隨著半導體行業的技術進步,尤其是摩爾定律的放緩,芯片設計和制造商們逐漸轉向了更為靈活的解決方案,其中“Chiplet”和“先進封裝”成為了熱門的概念。
    的頭像 發表于 04-14 11:35 ?1622次閱讀
    淺談<b class='flag-5'>Chiplet</b>與先進封裝

    Chiplet技術在消費電子領域的應用前景

    探討Chiplet技術如何為智能手機、平板電腦等消費電子產品帶來更優的性能和能效比。
    的頭像 發表于 04-09 15:48 ?1062次閱讀
    <b class='flag-5'>Chiplet</b>技術在消費電子領域的應用前景

    Chiplet:芯片良率與可靠性的新保障!

    Chiplet技術,被稱為小芯片或芯粒技術,是一種創新的芯片設計理念。它將傳統的大型系統級芯片(SoC)分解成多個小型、功能化的芯片模塊(Chiplet),然后通過先進的封裝技術將這些模塊連接在一起,形成一個完整的系統。這一技
    的頭像 發表于 03-12 12:47 ?2850次閱讀
    <b class='flag-5'>Chiplet</b>:芯片良率與可靠性的新保障!