來源：內容來自半導體行業觀察綜合。

目前，半導體行業對芯片（chiplet）——一種旨在與其他芯片組合成單一封裝器件的裸硅片——的討論非常熱烈。各大公司開始規劃基于芯片的設計，也稱為多芯片系統。然而，對于芯片架構的設計需要什么、哪些技術已經成熟可用以及哪些創新即將出現，仍然存在不確定性。

在 Chiplet 開始廣泛應用之前，了解該技術及其配套生態系統至關重要。隨著技術的不斷涌現，Chiplet 已成為眾多應用領域的有前景的解決方案，包括高性能計算、AI 加速、移動設備和汽車系統。

芯粒的興起

直到最近，集成電路 (IC)、專用集成電路 (ASIC)、專用標準產品 (ASSP) 和片上系統 (SoC) 器件都是單片的。這些器件構建在一塊硅片上，然后封裝在專用封裝中。根據用途，“芯片”一詞可以指裸片本身，也可以指最終封裝的組件。

設計單片設備的成本越來越高，規?；y度也越來越大。解決方案是將設計分解成多個更小的芯片（稱為“芯粒”），這些芯片被安裝在一個稱為基板的共用基座上。然后，所有這些芯片都被封裝在一個封裝中。最終的組裝是一個多芯片系統。

在此基礎上，以下用例將闡述如何實現芯片組架構。分離 I/O 和邏輯是芯片組的一種用例，其中核心數字邏輯在尖端工藝節點上實現。同時，收發器和內存接口等 I/O 功能則轉移到基于更老、更經濟高效的節點構建的芯片組上。一些高端 SoC 和 FPGA 制造商采用這種方法，通過為每個功能選擇最佳技術，有助于優化性能和成本。

光罩極限分區用例實現了超越當前約 850 平方毫米光罩極限的設計，并將其劃分為多個芯片。例如，Nvidia 的 Blackwell B200 圖形處理單元 (GPU) 采用雙芯片組設計，每個芯片的面積約為 800 平方毫米。每秒 10 TB 的鏈路使它們能夠像單個 GPU 一樣運行。

同質多芯片架構將多個相同或功能相似的芯片（例如 CPU、GPU 或 NPU）集成在一個封裝中或通過“中介層”（類似于 PCB 的連接層，但密度更高，通常采用光刻技術由硅制成）集成。每個芯片執行相同或相似的任務，并且通常采用相同的工藝技術制造。

這種方法使設計人員能夠將性能和吞吐量擴展到單片芯片設計的物理和經濟限制之外，主要是因為約 850 平方毫米的標線限制限制了單個芯片的尺寸，或者隨著芯片尺寸的增加而降低產量使得解決方案成本過高。

大多數人聽到“Chiplet”這個詞時想到的往往是功能分解。這種架構將設計分解為多個異構芯片，每個芯片都以成本、功耗和性能最優的節點實現其特定功能。

例如，射頻 (RF) 芯片可能采用 28 納米工藝實現，模數轉換器 (ADC) 和數模轉換器 (DAC) 可能采用 16 納米工藝實現，核心數字邏輯可能采用 3 納米工藝制造。大型 SRAM 可能采用 7 納米或 5 納米工藝實現，因為 RAM 在更精細的幾何尺寸下尚未實現顯著的擴展。

好消息

企業計劃轉型或已經轉型到基于 Chiplet 的架構的原因有很多，其中包括：

芯片可以構建比單個芯片更大的設計。

更小的芯片可實現更高的產量，從而降低總體制造成本。

芯片可以混合搭配一流的處理元件，例如 CPU、GPU、NPU 和其他硬件加速器，以及封裝內存儲器和外部接口和存儲器控制器。

多芯片系統可能具有同質處理元件陣列以提供可擴展性，或具有異構元件集合以使用最有利的工藝實現每個功能。

基于模塊化芯片的架構有助于基于平臺的設計和設計重用。

生態系統仍需發展

雖然優勢顯而易見，但在基于 Chiplet 的架構實現廣泛應用之前，必須克服諸多挑戰。雖然 PCIe 等標準已經確立，但 UCIe 和 CXL 等芯片間 (D2D) 通信標準仍在不斷涌現，生態系統的采用情況也參差不齊。同時，在一套通用標準下集成不同的 Chiplet 仍處于發展階段，這使得構建可互操作系統的工作變得復雜。

有效的 D2D 通信還必須跨各種物理接口實現低延遲和高帶寬。寄存器映射和地址空間曾經局限于單個芯片，現在需要擴展到構成設計的所有芯片組。諸如 AMBA CHI 之類的一致性協議也必須跨越多個芯片，這使得系統級集成和驗證成為一個重大障礙。

要理解基于 Chiplet 系統的長期愿景，首先要了解當今板級設計通常是如何實現的。這通常需要設計團隊從 Avnet、Arrow、DigiKey、Mouser 等分銷商處選擇現成的組件。這些組件都支持定義明確的行業標準接口，包括 I2C、SPI 和 MIPI，從而可以輕松連接和集成。

在當今的SoC設計方法中，單片IC通常是通過從多個值得信賴的第三方供應商獲得軟知識產權（IP）功能塊的授權來開發的。設計團隊還會創建一個或多個專有IP，以區分其設備與競爭產品。所有這些軟IP隨后都會被集成、驗證并實現到半導體芯片上。

基于 Chiplet 設計的長期目標是構建完整的 Chiplet 生態系統。在這種情況下，設計團隊將選擇一系列由值得信賴的第三方供應商創建并通過 Chiplet 分銷商采購的現成 Chiplet，這與目前的板級設計人員的做法不同。這些 Chiplet 將使用業界值得信賴的“黃金”驗證 IP 進行預驗證，從而實現預先設計的 Chiplet 的無縫集成，無需在流片前進行整體驗證。

該團隊還可以利用相同的驗證 IP 開發一個或多個專有的芯片組。遺憾的是，這種基于芯片組的生態系統和行業標準規范水平預計在幾年內都無法實現。即使是像 UCIe 這樣的標準，其規范中也存在許多選項和變體，這意味著即使在考慮更高級別的協議之前，也無法保證兩種不同的 UCIe 實現之間的互操作性。

當前形勢

盡管 Chiplet 生態系統正在不斷發展，但一些公司已在構建多芯片系統。在某些情況下，這涉及 AMD、英特爾和 Nvidia 等大型企業，它們掌控著開發流程的各個方面。規模較小的公司可能會與兩三家公司合作，組建自己的微型生態系統。這些公司通常利用 UCIe 等 D2D 互連標準的現狀，但通常會在此基礎上實現自己的協議，并在流片前對所有 Chiplet 進行集成驗證。

許多電子設計自動化 (EDA) 和 IP 供應商正在合作開發標準、工具流程以及至關重要的 VIP。這些公司包括 Arteris、Cadence、Synopsys 和 Arm，以及 SiFive 和 Tenstorrent 等 RISC-V 領導者。

如今，每個人都在追趕 Chiplet 的潮流。許多人對未來的奇跡夸夸其談，但大多數都言過其實，缺乏實際成果。雖然真正基于 Chiplet 的生態系統可能還需要五到十年才能建成，但無論大小公司都已開始著手創建基于 Chiplet 的設計。