來源：內(nèi)容來自半導(dǎo)體行業(yè)觀察綜合。

目前，半導(dǎo)體行業(yè)對芯片（chiplet）——一種旨在與其他芯片組合成單一封裝器件的裸硅片——的討論非常熱烈。各大公司開始規(guī)劃基于芯片的設(shè)計，也稱為多芯片系統(tǒng)。然而，對于芯片架構(gòu)的設(shè)計需要什么、哪些技術(shù)已經(jīng)成熟可用以及哪些創(chuàng)新即將出現(xiàn)，仍然存在不確定性。

在 Chiplet 開始廣泛應(yīng)用之前，了解該技術(shù)及其配套生態(tài)系統(tǒng)至關(guān)重要。隨著技術(shù)的不斷涌現(xiàn)，Chiplet 已成為眾多應(yīng)用領(lǐng)域的有前景的解決方案，包括高性能計算、AI 加速、移動設(shè)備和汽車系統(tǒng)。

芯粒的興起

直到最近，集成電路 (IC)、專用集成電路 (ASIC)、專用標準產(chǎn)品 (ASSP) 和片上系統(tǒng) (SoC) 器件都是單片的。這些器件構(gòu)建在一塊硅片上，然后封裝在專用封裝中。根據(jù)用途，“芯片”一詞可以指裸片本身，也可以指最終封裝的組件。

設(shè)計單片設(shè)備的成本越來越高，規(guī)模化難度也越來越大。解決方案是將設(shè)計分解成多個更小的芯片（稱為“芯粒”），這些芯片被安裝在一個稱為基板的共用基座上。然后，所有這些芯片都被封裝在一個封裝中。最終的組裝是一個多芯片系統(tǒng)。

在此基礎(chǔ)上，以下用例將闡述如何實現(xiàn)芯片組架構(gòu)。分離 I/O 和邏輯是芯片組的一種用例，其中核心數(shù)字邏輯在尖端工藝節(jié)點上實現(xiàn)。同時，收發(fā)器和內(nèi)存接口等 I/O 功能則轉(zhuǎn)移到基于更老、更經(jīng)濟高效的節(jié)點構(gòu)建的芯片組上。一些高端 SoC 和 FPGA 制造商采用這種方法，通過為每個功能選擇最佳技術(shù)，有助于優(yōu)化性能和成本。

光罩極限分區(qū)用例實現(xiàn)了超越當前約 850 平方毫米光罩極限的設(shè)計，并將其劃分為多個芯片。例如，Nvidia 的 Blackwell B200 圖形處理單元 (GPU) 采用雙芯片組設(shè)計，每個芯片的面積約為 800 平方毫米。每秒 10 TB 的鏈路使它們能夠像單個 GPU 一樣運行。

同質(zhì)多芯片架構(gòu)將多個相同或功能相似的芯片（例如 CPU、GPU 或 NPU）集成在一個封裝中或通過“中介層”（類似于 PCB 的連接層，但密度更高，通常采用光刻技術(shù)由硅制成）集成。每個芯片執(zhí)行相同或相似的任務(wù)，并且通常采用相同的工藝技術(shù)制造。

這種方法使設(shè)計人員能夠?qū)⑿阅芎屯掏铝繑U展到單片芯片設(shè)計的物理和經(jīng)濟限制之外，主要是因為約 850 平方毫米的標線限制限制了單個芯片的尺寸，或者隨著芯片尺寸的增加而降低產(chǎn)量使得解決方案成本過高。

大多數(shù)人聽到“Chiplet”這個詞時想到的往往是功能分解。這種架構(gòu)將設(shè)計分解為多個異構(gòu)芯片，每個芯片都以成本、功耗和性能最優(yōu)的節(jié)點實現(xiàn)其特定功能。

例如，射頻 (RF) 芯片可能采用 28 納米工藝實現(xiàn)，模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 可能采用 16 納米工藝實現(xiàn)，核心數(shù)字邏輯可能采用 3 納米工藝制造。大型 SRAM 可能采用 7 納米或 5 納米工藝實現(xiàn)，因為 RAM 在更精細的幾何尺寸下尚未實現(xiàn)顯著的擴展。

好消息

企業(yè)計劃轉(zhuǎn)型或已經(jīng)轉(zhuǎn)型到基于 Chiplet 的架構(gòu)的原因有很多，其中包括：

芯片可以構(gòu)建比單個芯片更大的設(shè)計。

更小的芯片可實現(xiàn)更高的產(chǎn)量，從而降低總體制造成本。

芯片可以混合搭配一流的處理元件，例如 CPU、GPU、NPU 和其他硬件加速器，以及封裝內(nèi)存儲器和外部接口和存儲器控制器。

多芯片系統(tǒng)可能具有同質(zhì)處理元件陣列以提供可擴展性，或具有異構(gòu)元件集合以使用最有利的工藝實現(xiàn)每個功能。

基于模塊化芯片的架構(gòu)有助于基于平臺的設(shè)計和設(shè)計重用。

生態(tài)系統(tǒng)仍需發(fā)展

雖然優(yōu)勢顯而易見，但在基于 Chiplet 的架構(gòu)實現(xiàn)廣泛應(yīng)用之前，必須克服諸多挑戰(zhàn)。雖然 PCIe 等標準已經(jīng)確立，但 UCIe 和 CXL 等芯片間 (D2D) 通信標準仍在不斷涌現(xiàn)，生態(tài)系統(tǒng)的采用情況也參差不齊。同時，在一套通用標準下集成不同的 Chiplet 仍處于發(fā)展階段，這使得構(gòu)建可互操作系統(tǒng)的工作變得復(fù)雜。

有效的 D2D 通信還必須跨各種物理接口實現(xiàn)低延遲和高帶寬。寄存器映射和地址空間曾經(jīng)局限于單個芯片，現(xiàn)在需要擴展到構(gòu)成設(shè)計的所有芯片組。諸如 AMBA CHI 之類的一致性協(xié)議也必須跨越多個芯片，這使得系統(tǒng)級集成和驗證成為一個重大障礙。

要理解基于 Chiplet 系統(tǒng)的長期愿景，首先要了解當今板級設(shè)計通常是如何實現(xiàn)的。這通常需要設(shè)計團隊從 Avnet、Arrow、DigiKey、Mouser 等分銷商處選擇現(xiàn)成的組件。這些組件都支持定義明確的行業(yè)標準接口，包括 I2C、SPI 和 MIPI，從而可以輕松連接和集成。

在當今的SoC設(shè)計方法中，單片IC通常是通過從多個值得信賴的第三方供應(yīng)商獲得軟知識產(chǎn)權(quán)（IP）功能塊的授權(quán)來開發(fā)的。設(shè)計團隊還會創(chuàng)建一個或多個專有IP，以區(qū)分其設(shè)備與競爭產(chǎn)品。所有這些軟IP隨后都會被集成、驗證并實現(xiàn)到半導(dǎo)體芯片上。

基于 Chiplet 設(shè)計的長期目標是構(gòu)建完整的 Chiplet 生態(tài)系統(tǒng)。在這種情況下，設(shè)計團隊將選擇一系列由值得信賴的第三方供應(yīng)商創(chuàng)建并通過 Chiplet 分銷商采購的現(xiàn)成 Chiplet，這與目前的板級設(shè)計人員的做法不同。這些 Chiplet 將使用業(yè)界值得信賴的“黃金”驗證 IP 進行預(yù)驗證，從而實現(xiàn)預(yù)先設(shè)計的 Chiplet 的無縫集成，無需在流片前進行整體驗證。

該團隊還可以利用相同的驗證 IP 開發(fā)一個或多個專有的芯片組。遺憾的是，這種基于芯片組的生態(tài)系統(tǒng)和行業(yè)標準規(guī)范水平預(yù)計在幾年內(nèi)都無法實現(xiàn)。即使是像 UCIe 這樣的標準，其規(guī)范中也存在許多選項和變體，這意味著即使在考慮更高級別的協(xié)議之前，也無法保證兩種不同的 UCIe 實現(xiàn)之間的互操作性。

當前形勢

盡管 Chiplet 生態(tài)系統(tǒng)正在不斷發(fā)展，但一些公司已在構(gòu)建多芯片系統(tǒng)。在某些情況下，這涉及 AMD、英特爾和 Nvidia 等大型企業(yè)，它們掌控著開發(fā)流程的各個方面。規(guī)模較小的公司可能會與兩三家公司合作，組建自己的微型生態(tài)系統(tǒng)。這些公司通常利用 UCIe 等 D2D 互連標準的現(xiàn)狀，但通常會在此基礎(chǔ)上實現(xiàn)自己的協(xié)議，并在流片前對所有 Chiplet 進行集成驗證。

許多電子設(shè)計自動化 (EDA) 和 IP 供應(yīng)商正在合作開發(fā)標準、工具流程以及至關(guān)重要的 VIP。這些公司包括 Arteris、Cadence、Synopsys 和 Arm，以及 SiFive 和 Tenstorrent 等 RISC-V 領(lǐng)導(dǎo)者。

如今，每個人都在追趕 Chiplet 的潮流。許多人對未來的奇跡夸夸其談，但大多數(shù)都言過其實，缺乏實際成果。雖然真正基于 Chiplet 的生態(tài)系統(tǒng)可能還需要五到十年才能建成，但無論大小公司都已開始著手創(chuàng)建基于 Chiplet 的設(shè)計。