国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

芯動兼容UCIe標準的最新Chiplet技術解析

芯動科技Innosilicon ? 來源:未知 ? 2022-12-23 20:55 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

近日,芯動科技高速接口IP三件套之明星產品--InnolinkChiplet互連解決方案,相繼亮相第二屆中國互連技術與產業大會、智東西Chiplet公開課。芯動科技技術總監高專分享了兩場專業演講,就行業Chiplet技術熱點和芯動Innolink Chiplet核心技術,與騰訊、阿里、中興、百度、是得科技等知名企業,以及中科院物理所、牛津大學、上海交大等學術科院領域名家交流分享,共同助推Chiplet互連技術的創新與應用。

多晶粒Chiplet技術是通過各種不同的工藝和封裝技術,讓多個模塊芯片與底層基礎芯片有機結合,形成一個大帶寬、高密度的系統芯片,突破單晶圓性能和良率瓶頸,以更具性價比的路線滿足產業界日益增長的對芯片性能的需求,是技術發展大勢所趨。芯動作為在高速接口互連技術深耕十多年的賦能者,響應客戶和市場需求,早于兩年前就推出了適用多個應用場景、在先進工藝量產驗證成功的自主Chiplet IP解決方案。該方案也是首套物理層兼容UCIe國際標準的Chiplet解決方案,跨工藝跨封裝,目前已在全球范圍內實現廣泛兼容并成功商用落地,在硅基板、MCM封裝基板、化合物基板以及PCB級等互聯場景率先產業化,發揮Chiplet多晶粒技術的成本和性能優勢,助力芯片設計企業和系統廠商實現產品成功

“天下大勢,分久必合合久必分,半導體行業亦如是。”

——芯動科技,高專

INNOSILICONChiplet發展現狀

技術背景和優勢前景

Chiplet(芯粒)通俗來講是對大芯片系統的拆分和重組,是系統級芯片(SoC)集成發展到后摩爾時代后,持續提高集成度和芯片算力的重要途徑。Chiplet通過分解手段,將SoC中CPU、加速器等資源解耦,甚至將同種資源也拆分為更細粒度的模塊,使得芯粒能夠在多種設計中重用。在芯粒生態中,用戶可以根據自己的需求,從各種供貨商提供的芯粒中挑選自己想要的芯粒,然后組合為個性化系統。因其能夠有效降低芯片開發門檻,使得芯片開發“降本增效”,業內眾多巨頭都在大力投入Chiplet技術的研發和落地。

48d77862-82c0-11ed-bfe3-dac502259ad0.png

▲Chiplet接口技術和傳統接口技術比較

對CPU/GPU等芯片廠商而言,Chiplet可以縮小單die縮小尺寸、降低復雜度,實現芯片設計復雜度及設計成本的下降;在當前先進工藝場景下,Chiplet“模塊化剖分”的思路更有利于提高大型芯片良率、降低芯片制造成本,同時縮短開發周期和難度,便于部分模塊的迭代和優化,突破die size上限。對芯片系統集成商而言,不同芯片的自由組合也將帶來產品生態的開放繁榮,優勢集合,構建差異化產品。對于芯片制造商Foundry而言,Chiplet的不同工藝組合將帶來更多高端工藝客戶和die集成業務。所以說,Chiplet優勢明顯,前景一片大好。

與此同時,Chiplet互連也有諸多實現難點及痛點。Chiplet互連技術對帶寬需求更大,要求更低的延時和功耗,多應用場景還需要實現跨工藝、跨封裝互聯,同時Chiplet線寬和間距小,互聯密度極高,因此技術實現更具挑戰性。此外,無廣泛使用的統一接口標準、片間互聯導致在PCB上測試和debug困難,這些也是Chiplet應用量產亟待解決的問題。

491af0c4-82c0-11ed-bfe3-dac502259ad0.png

▲Chiplet中傳統封裝和先進封裝的比較

我們所說的Chiplet互聯優勢主要區別于傳統互聯技術。傳統芯片主要基于PCB介質,支持傳輸距離1~200cm,管腳有限,而且每個管腳占用的die面積很大,所以提高每個管腳的速度非常重要。Chiplet接口則可用于siliconinterposer或基板,傳輸距離普遍小于1cm,對低延時要求高,IO面積小,IO密度高,更看重的是單位面積的帶寬,另外Chiplet在傳統封裝和先進封裝上的間距、功耗、die面積、帶寬、成本、尺寸需求也不一樣。

INNOSILICONInnolinkChiplet芯動UCIe Chiplet解決方案

基于前期在DDR、SerDes等高速接口技術的自主創新和先進工藝的量產驗證,集十多年IP前后端、工藝定制、封測量產全流程之經驗能力,芯動科技專門針對Chiplet互聯推出了Innolink互連解決方案。

這是首個物理層兼容UCIe國際標準Chiplet超高速通訊解決方案,跨工藝、跨封裝,已完成主流先進工藝開發驗證并授權多個項目成功量產。該方案包括INNOLINK-A/B/C三種規格,支持硅基板、普通基板和PCB板3種互連模式,在Die to Die、Chip to Chip、Package to Package、Board to Board各種不同應用場景下,具備低延時、低功耗、高帶寬密度以及高性價比、高可靠性的優勢,可全棧式協助芯片設計企業和系統廠商提高SoC研發效率,降低風險,為數字時代算力需求升級提供有力支持。

49593096-82c0-11ed-bfe3-dac502259ad0.jpg▲InnolinkChipletA/B/C實現方法

值得一提的是,芯動兼容UCIe國際標準的Chiplet解決方案幾乎是在UCIe標準發布同一時間發布的。據高專介紹,芯動在Chiplet技術領域積累了大量的客戶應用需求經驗,幾年前就開始了Innolink Chiplet的研發工作,率先明確InnolinkB/C基于DDR的技術路線,并于2020年的Design Reuse全球會議上首次向業界公開Innolink A/B/C技術。得益于正確的技術方向和超前的布局規劃,INNOLINK-B/C的架構和方案與UCIe基本一樣,都是針對標準封裝和先進封裝單獨定義IO接口,都是單端信號,forward clock、sideband通道、datavalid信號、burst首發、Idle低功耗等均方向一致。

具體而言,INNOLINK-A是基于SerDes的互聯技術,適用于較長的傳輸距離和較大信號衰減,可實現板卡到板卡之間的互連,支持32/56/112Gbps/pair傳輸速率。INNOLINK-B對應UCIe標準中的標準封裝,基于DDR技術單端信號,可支持短距PCB或MCM,同時兼容Die to Die和Chip to Chip,支持32Gbps/pin傳輸速率。INNOLINK-C則對應UCIe標準中的先進封裝,結合了GDDR和LPDDR的技術特點,針對Silicon Interposer做了優化,IO電壓可低至0.4V,支持32Gbps/pin傳輸速率。

497f4876-82c0-11ed-bfe3-dac502259ad0.png▲InnolinkChiplet量產測試板

芯動Innolink Chiplet可提供物理層方案,客戶自主構建協議層,也可提供PHY&Controller打包方案,這兩種方案均已授權客戶量產測試。圍繞著Innolink Chiplet技術,芯動同時還提供封裝設計、可靠性驗證、信號完整性分析、DFT、熱仿真、測試方案等全棧式服務,使得芯片設計企業和系統廠商能夠快速便捷地實現多Die、多芯片之間的互連,有效簡化設計流程。

芯動的Chiplet也與其全系高端DDR、32/56/112G SerDes共同構成了芯動高速接口IP三件套,在全球范圍內具備核心競爭力。芯動的一站式高性能、高可靠IP具有三大優勢:支持最新的接口協議,諸如GDDR6/6X、HBM3/2e、LPDDR5X/5、UCIe Chiplet、HDMI2.1、USB4.0等,全面覆蓋通用高速接口協議;支持最先進的FinFET工藝,在各大代工廠和各級別工藝制程全面布局;先進接口IP在先進工藝上擁有大量的量產記錄和客戶群,流片驗證超過200次,為IP質量提供了可靠保證。

49a719be-82c0-11ed-bfe3-dac502259ad0.jpg▲芯動高速接口IP三件套解決方案

作為全球一站式IP和芯片定制提供商,芯動一直堅持合規化、商業化、專業化運營,堅持以質量和口碑為發展生命線,深耕高速接口IP十六年,擁有專業知識和經驗豐富的開發團隊,是業界極富口碑的IP和定制服務老牌廠商。16年來,芯動服務了AMD、微軟、亞馬遜高通、安盛美等全球數百知名企業,未來還將持續為全球客戶提供極具競爭力的全棧式解決方案,客戶至上、需求驅動,助力設計企業迅速抓住關鍵市場。

49d3964c-82c0-11ed-bfe3-dac502259ad0.gif

芯動科技(Innosilicon)是一站式IP和芯片定制及GPU領軍企業,聚焦計算、存儲、連接等三大賽道,提供跨全球各大工藝廠(臺積電/三星/格芯/中芯國際/聯華電子/英特爾/華力)從55納米到5納米全套高速混合電路IP核和IP相關芯片定制解決方案。成立16年來,芯動已賦能全球數百家知名客戶,授權逾80億顆高端SoC芯片進入規模量產,擁有100%成功率以及過十億顆FinFET定制芯片成功量產的驕人業績。公司在武漢、珠海、蘇州、西安、北京、上海、深圳、大連、成都等地均設立了研發中心,擁有完備的研發和質量管理體系,一站式提供從規格到量產的全套解決方案。客戶的成功就是我們的成功!芯動風華系列GPU瞄準商用市場,響應客戶需求,通過不斷升級GPU內核,打造體驗流暢的GPU處理器產品。先后推出了“風華1號“””4K級多路服務器GPU、“風華2號”4K級三屏桌面和嵌入式GPU,性能強勁,跑分領先,功耗低,自帶智能計算能力,全面支持國內外CPU/OS和生態,包括Linux、Windows和Android。16年來,芯動科技始終致力于賦能全球數字化創新,保持合規化運作,從IP到驗證,從設計到量產,從芯片到系統,我們用各種靈活共贏的商業模式,全方位服務于全球客戶及開發者,助力合作伙伴快速實現產品成功。

*了解更多IP和ASIC定制,請訪問芯動官網或垂詢Sales@innosilicon.com.cn;客戶的成功就是我們的成功,芯動竭誠為您服務。

INNOSILICON

更多新聞,等你發現

?芯動科技高性能計算IP“三件套”,滿足新一代SoC帶寬需求?驚艷全場!風華2號桌面GPU性能領先,體驗流暢,實現商用突破?10Gbps!芯動科技最新LPDDR5/5X IP成功量產?芯動科技發布GDDR6X顯存技術?量產驗證成功!芯動科技物理層兼容UCIe國際標準的Chiplet解決方案正式發布?國產4K級高性能GPU “風華1號”重磅發布,性能實現突破4adcb1ae-82c0-11ed-bfe3-dac502259ad0.jpg

怦然芯動 無限可能

聯系方式|18502769661

Sales@innosilicon.com.cn


4af58b34-82c0-11ed-bfe3-dac502259ad0.gif 點擊閱讀原文查看直播課回放


原文標題:芯動兼容UCIe標準的最新Chiplet技術解析

文章出處:【微信公眾號:芯動科技Innosilicon】歡迎添加關注!文章轉載請注明出處。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • UCIe
    +關注

    關注

    0

    文章

    53

    瀏覽量

    2016

原文標題:芯動兼容UCIe標準的最新Chiplet技術解析

文章出處:【微信號:Innosilicon,微信公眾號:芯動科技Innosilicon】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    如何突破AI存儲墻?深度解析ONFI 6.0高速接口與Chiplet解耦架構

    :ONFI 6.0 PHY IP作為全球領先的集成電路IP供應商,奎科技已實現對ONFI 6.0標準的全面支持,旨在破解大數據時代的存取鴻溝。? 極致傳輸速率:支持最高 4800Mbps(符合
    發表于 01-29 17:32

    EMC電磁兼容技術標準集合

    電子電氣 EMC 標準集合 第 1 部份: 汽車電子電氣 第 2 部份: 汽車整車電磁兼容測試 第 3 部份: 信息技術設備類電磁兼容測試 第 4 部份: 家用電器電磁
    的頭像 發表于 01-28 18:50 ?234次閱讀
    EMC電磁<b class='flag-5'>兼容</b><b class='flag-5'>技術標準</b>集合

    得一微電子受邀出席第四屆HiPi Chiplet論壇

    12月20日,由高性能芯片互聯技術聯盟(簡稱HiPi聯盟)主辦的第四屆HiPi Chiplet論壇在北京成功舉辦。本屆論壇以“探索前沿,驅動新智能”為核心主題,聚焦算力升級、先進工藝突破、關鍵
    的頭像 發表于 12-25 15:42 ?471次閱讀

    UCIe協議代際躍遷驅動開放粒生態構建

    在芯片技術從 “做大單片” (單片SoC)向 “小芯片組合” (粒式設計)轉型的當下,一套統一的互聯標準變得至關重要。UCIe協議便是一套
    的頭像 發表于 11-14 14:32 ?1272次閱讀
    <b class='flag-5'>UCIe</b>協議代際躍遷驅動開放<b class='flag-5'>芯</b>粒生態構建

    電磁兼容與頻譜管理系統平臺全面解析

    電磁兼容與頻譜管理系統平臺全面解析
    的頭像 發表于 09-16 16:45 ?606次閱讀
    電磁<b class='flag-5'>兼容</b>與頻譜管理系統平臺全面<b class='flag-5'>解析</b>

    電磁兼容與雷達隱身技術測試系統解析

    電磁兼容與雷達隱身技術測試系統解析(精簡版)
    的頭像 發表于 09-15 17:11 ?524次閱讀
    電磁<b class='flag-5'>兼容</b>與雷達隱身<b class='flag-5'>技術</b>測試系統<b class='flag-5'>解析</b>

    CMOS 2.0與Chiplet兩種創新技術的區別

    摩爾定律正在減速。過去我們靠不斷縮小晶體管尺寸提升芯片性能,但如今物理極限越來越近。在這樣的背景下,兩種創新技術站上舞臺:CMOS 2.0 和 Chiplet粒)。它們都在解決 “如何讓芯片更強” 的問題,但思路卻大相徑庭。
    的頭像 發表于 09-09 15:42 ?1015次閱讀

    小芯片(Chiplet)技術的商業化:3大支柱協同與數據驅動的全鏈條解析

    半導體行業正站在一個十字路口。當人工智能迎來爆發式增長、計算需求日趨復雜時,小芯片(Chiplet技術已成為撬動下一代創新的核心驅動力。然而,這項技術能否從小眾方案躍升為行業標準,取
    的頭像 發表于 08-19 13:47 ?1473次閱讀
    小芯片(<b class='flag-5'>Chiplet</b>)<b class='flag-5'>技術</b>的商業化:3大支柱協同與數據驅動的全鏈條<b class='flag-5'>解析</b>

    新思科技UCIe IP解決方案實現片上網絡互連

    通用粒互連技術UCIe)為半導體行業帶來了諸多可能性,在Multi-Die設計中實現了高帶寬、低功耗和低延遲的Die-to-Die連接。它支持定制HBM(cHBM)等創新應用,滿足了I/O裸片
    的頭像 發表于 08-04 15:17 ?2738次閱讀

    科技全套IP通過ISO 26262汽車功能安全最高等級認證

    在智駕/艙駕一體芯片快速迭代的當下,科技LPDDR5X、MIPI C/D combo PHY、USB3.2/2.0、UCIe Chiplet等全套車規級IP產品通過國際權威機構SG
    的頭像 發表于 08-03 20:21 ?2217次閱讀
    <b class='flag-5'>芯</b><b class='flag-5'>動</b>科技全套IP通過ISO 26262汽車功能安全最高等級認證

    技術資訊 I 完整的 UCIe 信號完整性分析流程和異構集成合規性檢查

    3D異質集成(3DHI)技術可將不同類型、垂直堆疊的半導體芯片或粒(chiplet)集成在一起,打造高性能系統。因此,處理器、內存和射頻等不同功能可以集成到單個芯片或封裝上,從而提高性能和效率
    的頭像 發表于 06-13 16:27 ?629次閱讀
    <b class='flag-5'>技術</b>資訊 I 完整的 <b class='flag-5'>UCIe</b> 信號完整性分析流程和異構集成合規性檢查

    技術封鎖到自主創新:Chiplet封裝的破局之路

    從產業格局角度分析Chiplet技術的戰略意義,華邦如何通過技術積累推動中國從“跟跑”到“領跑”。
    的頭像 發表于 05-06 14:42 ?926次閱讀

    電磁兼容與雷達隱身技術測試系統平臺全面解析

    電磁兼容與雷達隱身技術測試系統平臺全面解析
    的頭像 發表于 04-28 17:10 ?703次閱讀
    電磁<b class='flag-5'>兼容</b>與雷達隱身<b class='flag-5'>技術</b>測試系統平臺全面<b class='flag-5'>解析</b>

    奇異摩爾受邀出席第三屆HiPi Chiplet論壇

    邀請全球產學研專家齊聚一堂,聚焦Chiplet標準技術創新生態建設與發展等核心議題展開探討。奇異摩爾高級設計經理王彧博士應邀出席,將帶來題為:“Chiplet
    的頭像 發表于 03-25 16:59 ?1916次閱讀

    Chiplet:芯片良率與可靠性的新保障!

    Chiplet技術,也被稱為小芯片或技術,是一種創新的芯片設計理念。它將傳統的大型系統級芯片(SoC)分解成多個小型、功能化的芯片模塊(Chip
    的頭像 發表于 03-12 12:47 ?2839次閱讀
    <b class='flag-5'>Chiplet</b>:芯片良率與可靠性的新保障!