來源：Cadence楷登

近日，Cadence宣布其首款基于 Arm 的系統級小芯片（Chiplet）開發成功并流片，這是一項突破性成就。這項創新標志著芯片技術的關鍵進步，展現了 Cadence 致力于通過其芯片架構和框架推動行業領先解決方案的承諾。

第一個系統級 Chiplet

Cadence 成功制作了業界首款系統級小芯片的原型、設計并流片。該芯片將處理器、系統 IP 和內存 IP 集成在一個封裝中，通過通用芯片互連標準 （UCIe?）接口進行互連。該芯片與 Arm 共同開發，符合 Arm 的芯片系統架構（CSA），該標準可確保互操作性并加快芯片的上市時間。

系統小芯片包括管理整個多芯片組 SoC 的資源和功能的功能。該芯片組具有系統處理器、安全管理處理器、Cadence 控制器以及用于 LPDDR5 和 UCIe 的 Cadence PHY IP 等組件，是 Cadence 創新的體現。該芯片組采用 Cadence Janus NoC 技術，可為 UCIe IP 提供高達 64GB/s 的峰值帶寬，為 LPDDR5 IP 提供高達 32GB/s 的峰值內存帶寬。

與 Arm 攜手，共同推進 Chiplet 生態系統

2024 年 3 月，Cadence 和 Arm 正式建立長期合作關系，以提供基于芯片的參考設計和尖端軟件開發平臺。此次合作將 Cadence 強大的 IP 和 EDA 解決方案與 Arm 先進的 IP 技術相結合，大大降低了設計復雜性并加快了客戶的產品上市時間。為進一步的發展奠定了基礎，為客戶提供了一個全面的開發平臺，以實現極佳的性能和效率。

此次合作的核心戰略是投資 Arm CSA，從而實現供應商之間更大的組件重用。Cadence 是 CSA 的積極貢獻者，正在開發符合此標準的芯片。這些標準允許小芯片（包括 Arm計算子系統（CSS）和 Cadence 系統芯片）實現規模化并加快上市時間。

先進的 IP 技術創新

憑借數十年的 IP 和子系統設計專業知識，硅解決方案事業部可提供高價值解決方案來解決客戶挑戰。將功能抽象為小芯片 IP 可幫助客戶更快地將創新推向市場。Cadence 掌握的先進封裝和互連技術可實現可擴展的高性能解決方案，從而提高效率并推動技術進步。

利用 Chiplet 技術改變行業

從單片 SoC 轉向基于小芯片的設計，其驅動力在于提高設計效率、縮短平臺更新周期以及優化功率、性能和面積（PPA）指標。小芯片支持多代工廠業務模式，在同一封裝內集成跨代工廠工藝技術。隨著技術密度擴展放緩，芯片對于克服摩爾定律限制和工藝掩模版限制至關重要。新的封裝和互連解決方案（包括 2.5D 和 3D 封裝以及 UCIe 等芯片到芯片接口）支持這種變革性方法，為客戶提供了加速創新和市場準備的途徑。

結語

Cadence 在小芯片技術方面的開創性工作代表了半導體行業的重大進步。Cadence 通過創新的架構、強大的 IP 和戰略合作伙伴關系，為效率、可擴展性和性能樹立了新的標桿。這些發展滿足了高性能計算、汽車和數據中心行業不斷變化的需求，并幫助客戶克服設計挑戰并加快產品上市時間。Cadence 始終致力于突破技術界限，塑造小芯片生態系統的未來。