單個芯片性能提升的有效途徑

隨著半導體制程不斷逼近物理極限，越來越多的芯片廠商為了提升芯片性能和效率開始使用Chiplet技術，將多個滿足特定功能的芯粒單元通過Die-to-Die互聯技術與底層基礎芯片封裝在一起，形成一個系統級芯片。

在單個芯片內部，基于Chiplet架構的IO Die、Die-to-Die互聯技術是增強單個芯片性能和性價比的關鍵途徑。片內的高速互聯可以大大降低數據傳輸的延遲和功耗。通過高速的內部互聯，不同的功能模塊可以快速共享數據，優化內存訪問和計算資源的分配，提高整體能效比。簡而言之，Chiplet架構下的內部高速互聯，為芯片算力的提升開辟了新的可能。

AMD EPYC Zen 5系列Chiplet案例

（Source：AMD 5th Gen EPYC 處理器白皮書） 近期才發布的AMD 代號為“Turin” Zen 5 架構的 EPYC 服務器處理器，使用臺積電3nm/4nm工藝制造，主頻高達5Ghz。Turin 有兩種版本：一種配備Zen 5 內核（支持多達128內核、256線程），另一種配備 Zen 5c內核（支持多達192內核，384線程）。AMD繼續沿用了Central IOD（IO Die）的設計架構，保持了上一代6nm的工藝。

（Source：AMD 5th Gen EPYC 處理器白皮書） 上圖所示，AMD運用Chiplet技術將CPU與IO Die創新路徑解耦，這些芯片可以按照自己的制程進行開發及演進。通過模塊化方法，可以靈活擴充/搭配CCD (CPU Die) 和IO Die，以創建滿足工作負載需求的專業處理器。（按需配置低配版8內核到高配版192內核的處理器）。 隨著CPU性能的提升，IO Die 也在不斷發展以適應需求，更多的內核需要更多的I/O帶寬從而支持12個DDR5-6000內存控制器、PCIe Gen 5 I/O以及AMD Infinity Fabric互連。

上圖表述了通過Central IO Die 可以靈活擴充CPU內核的數量，從而集成從低性能到高性能服務器的芯片（以AMD Zen 5系列架構產品系列為例）

“

隨著系統規模的不斷擴大，我們需要將眾多不同的小單元（如計算單元、存儲單元、功能單元等）整合成更大規模的系統。為此，迫切需要一種從芯片內部到整個系統層面的統一互聯架構。雖然國際頂尖廠商已經推出了各自的解決方案，但行業的發展趨勢表明，廠商之間的合作已成為主流。因此，實現不同廠商間的互操作性變得至關重要。這就要求我們構建一個基于第三方產品的統一互聯架構，以及開放的標準和生態系統。通過這種分工協作的模式，我們可以打造一個開放且繁榮的生態系統，使得各廠商能夠根據自己的專長（如計算、軟件開發、接口技術等）進行有效合作，共同推動行業的進步。（推薦閱讀：萬卡集群時代，互聯成為核心）

Die-to-Die片內互聯：UCIe互聯標準

Die-to-Die 互聯是Chiplet架構的核心基礎，它為芯片內部不同Die之間的緊密協作提供了傳輸的接口。Universal Chiplet Interconnect Express (UCIe) 是一種開放的行業互聯標準，可在 Chiplet 之間提供高帶寬、低延遲、節能且經濟高效的封裝內連接。

自2012年成立以來，UCIe 的既定目標是為Chiplet建立一個開放且無處不在的生態系統。無論這意味著簡單地將某些物理方面標準化以簡化制造，還是實現真正的混合匹配設置。在這樣的生態系統中，客戶可以自由地從多家芯片制造商那里挑選使用Chiplet構建的芯片模塊，而這些都需要一個強大的基礎標準來支撐。 UCIe技術被用于連接多個芯片Die、內存控制器和其他計算資源，形成一個高度集成的系統。這種集成方式允許不同的計算單元之間通過高速的數據通道進行通信，從而提高整體系統的處理能力和效率。此外，使用UCIe技術還可以實現動態功耗管理，通過在不同計算單元之間動態調整功率分配，以優化系統的能效比。 UCIe 1.1 于2023年8月發布覆蓋涵蓋了芯片到芯片之間的I/O 物理層、協議和軟件堆棧等規范。之后時隔1年，UCIe 2.0規范正式發布。UCIe 2.0規范引入了對可管理性標準化系統架構的支持，并全面解決了系統級封裝（SiP）生命周期中跨多個芯粒的可測試性、可管理性和調試（DFx）的設計難題。

（上圖為直播內容預告）

想了解更多關于Chiplet&互聯技術趨勢以及UCIe 最新標準解析？ 資深電子媒體人張國斌與奇異摩爾彧博邀您于11月5日晚19點-20點30分共探Chiplet&互聯趨勢~

演講主題

AIGC時代：探索Chiplet互聯趨勢與Die-to-Die接口技術

演講嘉賓

王彧博士：奇異摩爾高級設計經理

奇異摩爾集成電路設計有限公司高級設計經理，近十年半導體產業經驗，主要研究領域為高速互聯接口集成電路設計，設計并量產PCIe、DDR、MIPI等多種高速接口，在ISSCC、JSSC、TCAS等集成電路設計頂級會議和期刊上發表論文十余篇，申請和授權國內外專利6項。

關于我們

AI網絡全棧式互聯架構產品及解決方案提供商

奇異摩爾，成立于2021年初，是一家行業領先的AI網絡全棧式互聯產品及解決方案提供商。公司依托于先進的高性能RDMA 和Chiplet技術，創新性地構建了統一互聯架構——Kiwi Fabric，專為超大規模AI計算平臺量身打造，以滿足其對高性能互聯的嚴苛需求。

我們的產品線豐富而全面，涵蓋了面向不同層次互聯需求的關鍵產品，如面向北向Scale out網絡的AI原生智能網卡、面向南向Scale up網絡的GPU片間互聯芯粒、以及面向芯片內算力擴展的2.5D/3D IO Die和UCIe Die2Die IP等。這些產品共同構成了全鏈路互聯解決方案，為AI計算提供了堅實的支撐。

奇異摩爾的核心團隊匯聚了來自全球半導體行業巨頭如NXP、Intel、Broadcom等公司的精英，他們憑借豐富的AI互聯產品研發和管理經驗，致力于推動技術創新和業務發展。團隊擁有超過50個高性能網絡及Chiplet量產項目的經驗，為公司的產品和服務提供了強有力的技術保障。我們的使命是支持一個更具創造力的芯世界，愿景是讓計算變得簡單。奇異摩爾以創新為驅動力，技術探索新場景，生態構建新的半導體格局，為高性能AI計算奠定穩固的基石。