新思提供關鍵IP　聯電布陣14nm制程

　　聯電市場行銷副總郭天全表示，此次設計定案的成功，是聯電技術研發的重要里程碑，聯電的目標是提供客戶高競爭力的FinFET技術解決方案，協助客戶產品走在技術前端。聯電選擇新思科技做為此次重要合作伙伴，塬因在于新思科技在FinFET領域的專業，以及在先進製程開發DesignWare硅智財的豐富經驗。此次合作成果將可大大嘉惠IC設計公司，為客戶帶來功耗、效能、成本等各面向的產品競爭力。

　　新思科技硅智財與系統行銷副總John Koeter表示，新思科技致力于開發開發通過驗證的FinFET硅智財與IC設計工具，可協助聯電認證關鍵製程和硅智財測試結構，藉此降低IC設計公司整合產品的風險，并且加速其產品的量產時程。

　　據了解，聯電將在2015年量產首批產品，緊追英特爾（Intel）及臺積電的腳步。事實上，由于FinFET製程具備高效能、低功耗，以及比平面互補式金屬氧化物半導體（CMOS）製程較低的數據保留電壓等優勢，因而成為IC設計公司高度重視的先進製程節點。

　　新思科技製程驗證工具將提供初期數據，讓聯電得以調整其14奈米FinFET製程，藉以得到最佳化功耗、性能和裸晶（Die）面積。同時，新思科技驗證工具也提供製程檢視數據，讓聯電FinFET模擬模型與硅製程結果具更高關聯性。

　　新思科技DesignWare FinFET邏輯庫硅智財（IP）組合包括高速、高密度、低功耗的標準元件（Standard Cell），內含多重臨界電壓（Voltage Threshold）工具并支援多重通道長度，以降低漏電流（圖4）。

　　圖4 完善的IP組合是確保IC設計品質的重要工具。

　　另一方面，新思科技StarRC （Resistance/Capacitance）寄生參數提取工具提供14奈米先進擷取技術，該技術奠基于FinFET元件特有的叁維（3D）模型。 StarRC工具具備可精準描述FinFET電晶體擷取資料的獨特能力，因此，其嵌入式解決工具可產生最高精度的電阻/電容寄生模型，讓IP開發商能夠優化產品高效能及低功耗特色。

　　至于明導國際（Mentor Graphics）也已于5月獲得臺積電認證16奈米FinFET驗證工具，并與叁星（Samsung）共同策畫14奈米製程處理設計套件。

　　顯而易見，各大EDA廠及晶圓廠的目光已全面集中于16/14奈米FinFET製程的龐大商機，并且在先進製程的設計過程中，雙方不僅須加強自身產品競爭力，更須仰賴跟彼此的資源交換、互通有無，才能搶先于競爭對手之前交付客戶最理想的解決方案。