日月光的扇出型封裝結構專利，通過偽凸塊增加了第一電子元件和線路層之間的連接強度，減少了封裝件的變形，并且減小了填充層破裂的風險，有效提高扇出型封裝結構的良率。

日月光半導體近日宣布，其先進封裝VIPack平臺，推出業界首創的FOCoS扇出型封裝技術，解決了傳統覆晶封裝將系統單芯片（SoC）組裝在基板上的局限性，將兩個或多個芯片重組為扇出模組。

在扇出型封裝結構中，尤其是扇出型襯底上芯片（FOCOS）封裝，各材料間熱膨脹系數（CTE）不匹配，在熱循環過程中會產生翹曲，而整體結構無法直接釋放翹曲所產生的應力，因此位于應力集中點的電子元件周圍容易產生破裂而直接往下破壞線路層。

為此，日月光于2021年9月17日申請了一項名為“扇出型封裝結構”的發明專利（申請號: 20211109373.1），申請人為日月光半導體制造股份有限公司。

圖1 扇出型封裝結構和電子元件的示意圖

圖1為扇出型封裝結構和電子元件的示意圖，其中包括并排設置的第一電子元件10和第二電子元件12，以及二者下方的線路層14。還包括：填充層16，包覆第一電子元件和第二電子元件，二者通過填充層隔開。填充層包括模制化合物或底部填充膠或粘合層，位于第一電子元件、第二電子元件和線路層之間，第一電子元件的功能凸塊陣列102和偽凸塊104穿過粘合層。填充層和粘合層的熱膨脹系數不同。粘合層的材料包括聚酰亞胺，在封裝件受熱時，由于線路層所在的一側的填充層及粘合層較多，線路層所在的一側的變形（膨脹）較大。

因此，在線路層所在的一側的填充層具有破裂的風險。本申請的實施例的偽凸塊增加了第一電子元件和線路層之間的連接強度，減少了封裝件的變形，并且減小了填充層破裂的風險。

在一些實施例中，第二電子元件的橫向尺寸大于第一半導體管芯的橫向尺寸。第二電子元件周圍有多個第一電子元件。第一電子元件是高帶寬存儲器（HBM）管芯，第二電子元件是特定應用集成電路(ASIC)芯片，第一電子元件和第二電子元件的熱膨脹系數不同。

第一電子元件包括：功能凸塊陣列，位于第一電子元件的下表面101的中心處；偽凸塊，位于功能凸塊陣列和第一電子元件的下表面的邊界103之間。第二電子元件和第一電子元件的功能凸塊陣列電連接至線路層，第一電子元件的偽凸塊物理接觸線路層。偽凸塊與邊界之間具有第一距離D1，與功能凸塊陣列之間具有第二距離D2，第一距離D1小于第二距離D2。

第二電子元件的下表面具有第二凸塊122，第二凸塊與偽凸塊之間具有第三距離D3，第一距離D1與第三距離D3的比值位于0至0 .5的范圍內。第一電子元件和第二電子元件之間的間距拉大，降低了應力集中導致的底膠（填充層）破裂問題。

簡而言之，日月光的扇出型封裝結構專利，通過偽凸塊增加了第一電子元件和線路層之間的連接強度，減少了封裝件的變形，并且減小了填充層破裂的風險，有效提高扇出型封裝結構的良率。

日月光為全球領先半導體封裝與測試制造服務公司，提供芯片前段測試及晶圓針測至后段封裝、材料及成品測試的一元化服務。日月光提供完善的電子制造整體解決方案，以卓越技術及創新思維服務半導體、電子與數字科技市場。

審核編輯：湯梓紅