串擾描述：

串擾特指印制線間，導線間，印制線到導線間、電纜組件、元件和其他遭受電磁場干擾的電子元件間不經意地發生電磁耦合，通常這些耦合回路包括PCB上的印制線。

這些不良的影響不僅與時鐘和周期信號有關，而且還和其他重要的系統電路有關，如數據線、地址線、控制線、和I/O線都可能受串擾和耦合效應影響。時鐘和周期信號是產生問題的主要原因，并且能導致其他區域的組件出現嚴重的功能性問題，如有客戶遇到板子上的高頻諧波，影響到2.4G通信問題。

串擾的表征是RF能量從干擾線耦合到被干擾線，而EMI 敏感電流也會將RF能量耦合到包括互連線的其他電路。

通常串擾需要有三條以上線路，如下圖，其中兩條線路承載有用的信號，第三條線路為參考導線，這條導線通過容性和感性耦合使得電路之間有交換（傳遞）：

容性耦合通常是在一條印制線位于另一條上方時產生的，這種耦合是印制線和交疊區域之間距離的函數，通常主要有很短的交疊線條，就能發容性耦合。印制線物理上相互接近會產生感性耦合，這種耦合源于印制線上信號的切換電流產生的電磁場的擴張和收縮。

在平行布置的印制線上可以觀察到兩種形式的串擾：前向和后向。出現在被干擾線上的干擾信號位于干擾源的激勵源處就稱之為后向干擾，反之在被干擾線的接收端上觀察到的干擾信號稱之前向串擾：

為了避免串擾發生，在PCB 布局時需要注意以下幾點:

1、將器件的邏輯系列按照功能分類，嚴格控制總線結構。

2、減小平行布線的線長。

3、對控制阻抗的印制線或富含諧波能量的印制線進行濾波處理。

4、避免相互平行的布線，在印制線間保持足夠的間距減小感性耦合。

5、減小信號層到參考地的距離。

6、降低線條阻抗和驅動信號的電平