在射頻電路研究學習的過程中，相信大家都遇到過在電路中信號頻率的變高、邊沿變陡、電路板的尺寸變小、布線的密度變大等問題，這些幾乎是不可避免的問題。

這種影響信號完整性的問題叫做串擾，在電路計中普遍存在，有可能出現在芯片、PCB板、連接器、芯片封裝和連接器電纜等器件上。如果串擾超過一定的限度就會引起電路的誤觸發，導致系統無法正常工作。

因此了解串擾問 題產生的機理并掌握解決串擾的設計方法，對于工程師來說是相當重要的，如果處理不好可能會嚴重影響整個電路的效果。

A、什么是串擾

串擾是兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。容性耦合引發耦合電流，而感性耦合引發耦合電壓。PCB板層的參數、信號線間距、驅動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。

串擾是信號完整性中最基本的現象之一，在板上走線密度很高時串擾的影響尤其嚴重。我們知道，線性無緣系統滿足疊加定理，如果受害線上有信號的傳輸，串擾引起的噪聲會疊加在受害線上的信號，從而使其信號產生畸變。

B、串擾是怎么引起的？

串擾是由電磁耦合引起的，耦合分為容性耦合和感性耦合兩種。

串擾是指當信號在傳輸線上傳播時，因電磁耦合對相鄰的傳輸線產生不期望的電壓噪聲。

容性耦合是由于干擾源（Aggressor）上的電壓變化在被干擾對象（Victim）上引起感應電流從而導致的電磁干擾；而感性耦合則是由于干擾源上的電流變化產生的磁場在被干擾對象上引起感應電壓從而導致的電磁干擾。

因此，信號通過一導體時會在相鄰的導體上引起兩類不同的噪聲信號：容性耦合信號和感性耦合信號。

感性耦合：

容性耦合：

C、降低串擾有哪些方法？

當兩個網絡靠近時，一個網絡的電流變化會引起另外一個網絡的電流變化，即產生串擾。也就是兩個網絡之間的電磁場耦合產生。串擾只在上升、下降沿電流變化時產生。

降低串擾的方法有：

1、選擇慢變化邊沿信號的器件。

2、選擇輸出擺幅和電流小的器件。

3、為了減少PCB上的線間耦合，可以采取：

（1）加大電源地層與信號層間距；

（2）提高相鄰信號層間距；

（3）減少并行走線長度；

（4）增加線間距抑制；

（5）地線隔離

（6）在受害線上采用匹配技術；

（7）關鍵信號線走STRIPLINE。

帶狀線：走在內層(stripline/double stripline),埋在PCB內部的帶狀走線，

如下圖所示：

藍色部分是導體，綠色部分是PCB的絕緣電介質，stripline是嵌在兩層導體之間的帶狀導線。

因為stripline是嵌在兩層導體之間，所以它的電場分布都在兩個包它的導體（平面）之間，不會輻射出去能量，也不會受到外部的輻射干擾。但是由于它的周圍全是電介質（介電常數比1大），所以信號在stripline 中的傳輸速度比在microstrip line中慢！

編輯：黃飛

?