国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

信號完整性系列之“串擾”

工程師 ? 來源:硬件助手 ? 作者:硬件助手 ? 2020-10-19 17:54 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文主要介紹串擾的概念,及其FEXT、NEXT等,以及串擾的消除措施。

串擾串擾是指當信號在傳輸線上傳播時,因電磁耦合對相鄰的傳輸線產生的不期望的電壓噪聲干擾。這種干擾是由于兩條信號線間的耦合,即信號線之間互感和互容耦合引起的。容性耦合(當干擾源產生的干擾是以電壓形式出現時,干擾源與信號電路之間就存在容性(電場)耦合,這時干擾電壓線電容耦合到信號電路,形成干擾源)引發耦合電流,而感性耦合(當干擾源是以電流形式出現的,此電流所產生的磁場通過互感耦合對鄰近信號形成干擾)則產生耦合電壓。由于自身的邏輯電平發生變化,對其他信號產生影響的信號線稱為“攻擊線”(Aggressor),即干擾線。受到影響而導致自身邏輯電平發生異常的信號連線我們稱為“受害線”(Victim),即被干擾線。串擾噪聲從干擾對象上通過交叉耦合到被干擾對象上,表現為在一根信號線上有信號通過時,在PCB板上與之相鄰的信號線上就會感應出相關的信號。

串擾由一條線到另一條線的能量耦合的方式主要分為電場(electric field)和磁場(magnetic field)。由于走線之間存在著互容(Mutual capacitance)和互感(Mutual inductance),一條走線上的AC信號便會從這些分布的互容和互感傳遞到另一根被干擾線(victim net)上。串擾可分為容性耦合串擾和感性耦合串擾兩類。

靜態網絡靠近干擾源一端的串擾稱為近端串擾(也稱后向串擾NEXT),而遠離干擾源一端的串擾稱為遠端串擾(或稱前向串擾FEXT)。

當干擾源狀態變化時,會在被干擾對象上產生一串擾脈沖,在高速系統中,這種現象很普遍。通常,依賴于干擾源和被干擾源上信號的跳變,被干擾線上產生四種類型的影響:正的短時脈沖,負的短時脈沖,上升時延,下降時延,如下圖所示:

串擾的來源當信號沿著傳輸線傳播時,在信號路徑與返回路徑之間存在電場和磁場。這些場的分布不僅僅限于信號和返回路徑之間的空間內,而是在周圍空間延伸。我們把這些延伸出去的場稱為邊緣場。

如果將兩導線的間距加大,可看到邊緣場的強度大大減弱。

第2根線處在邊緣場的附近時,就有過多的耦合和串擾。歸根結底,邊緣場是引起串擾的根本原因。減小串擾最重要的方法就是使網絡間的間距足夠遠,使其邊緣場降低到可以接受的范圍。

在系統中的每兩個網絡之間,總會有邊緣場產生的電感耦合和電容耦合。我們把耦合電感和耦合電容分別叫做互感和互容。

串擾的消除解決容性串擾,主要加大線間距,在PCB上的布線要遵循3W原則,即兩個傳輸線的線中心之間的距離要大于3倍的傳輸線的線寬。對系統中關鍵傳輸線,可以改用差分線傳輸以減少其它傳輸線對它的串擾;也可以對關鍵線的中間加地線保護以減少串擾。

解決感性串擾,主要減小回路面積,減小互感。例如,在芯片的電源的去耦電容,通過電容提供回流通道,可以減少回路面積,減小互感。

盡可能地減少相鄰傳輸線間的平行距離(累積的平行距離),最好在不同層間走線,相鄰兩層的信號層(中間沒有平面層隔離)走線方向應該相互正交,以減少層間的串擾。

在保證傳輸線特征阻抗的同時,使布線層與參考平面(電源平面或地平面)間的介質層盡可能的薄,這樣就加大了傳輸線與參考平面間的耦合度,從而減少相鄰傳輸線間的耦合。

在保證信號時序的情況下,盡可能選擇轉換速度低的元器件,這樣電場與磁場的變化速度慢一點,從而降低串擾。由于信號上升時間是造成SI 問題的主要原因,所以在滿足系統設計指標的情況下,應該盡可能選取信號上升沿較慢的器件。

可能的話,盡量少在表層走線,走帶狀線或嵌入式微帶線,因為表層線的電場耦合比中間層的要強(表層線只有一個參考平面),內層走線可以消除傳播速度的變化。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 電源
    +關注

    關注

    185

    文章

    18840

    瀏覽量

    263493
  • 電容
    +關注

    關注

    100

    文章

    6484

    瀏覽量

    159322
  • 電壓
    +關注

    關注

    45

    文章

    5773

    瀏覽量

    121824
  • 網絡
    +關注

    關注

    14

    文章

    8264

    瀏覽量

    94702
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    IDT信號完整性產品:解決高速信號傳輸難題

    特性的影響,到達終端接收器時可能會惡化到不可接受的水平。Integrated Device Technology(IDT)的信號完整性產品(SIP)系列,包括中繼器(Repeaters)和重定時器(Retimers),為解決這些
    的頭像 發表于 03-04 17:10 ?403次閱讀

    SI合集002|信號完整性測量應用簡介,快速掌握關鍵點

    一、信號完整性定義信號完整性(SignalIntegrity,簡稱SI)是衡量信號從驅動端經傳輸線抵達接收端后,波形
    的頭像 發表于 01-26 10:58 ?188次閱讀
    SI合集002|<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>測量應用簡介,快速掌握關鍵點

    使用MATLAB和Simulink進行信號完整性分析

    信號完整性是保持高速數字信號的質量的過程。信號完整性是衡量電信號從源傳輸到目標位置時的質量的關鍵
    的頭像 發表于 01-23 13:57 ?7215次閱讀
    使用MATLAB和Simulink進行<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析

    PK6350無源探頭在高速數字總線信號完整性測試中的應用案例

    信號反射、、時序偏差等信號完整性問題愈發凸顯,直接影響設備的傳輸效率與工作穩定性。 因此,對高速數字總線的
    的頭像 發表于 01-07 13:41 ?197次閱讀
    PK6350無源探頭在高速數字總線<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>測試中的應用案例

    如何影響信號完整性和EMI

    歡迎來到 “掌握 PCB 設計中的 EMI 控制” 系列的第六篇文章。本文將探討如何影響信號完整性和 EMI,并討論在設計中解決這一問題
    的頭像 發表于 08-25 11:06 ?9910次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>如何影響<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>和EMI

    什么是信號完整性

    電子發燒友網站提供《什么是信號完整性?.pdf》資料免費下載
    發表于 07-09 15:10 ?1次下載

    羅德與施瓦茨示波器RTO2014破解信號完整性難題的全面指南

    信號完整性在現代高速數字系統和通信領域中至關重要。隨著數據傳輸速率的不斷提升,信號在傳輸過程中面臨的挑戰也愈加嚴峻,如信號衰減、反射、
    的頭像 發表于 07-08 17:37 ?538次閱讀
    羅德與施瓦茨示波器RTO2014破解<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>難題的全面指南

    信號完整性(SI)/ 電源完整性(PI)工程師的核心技能樹體系

    信號完整性(SI)和電源完整性(PI)工程師在高速電子設計領域扮演著關鍵角色,其核心技能樹體系需覆蓋從理論基礎到工程實踐的全流程。以下是該崗位的核心技能框架,結合技術深度與應用場景進行系統化梳理
    的頭像 發表于 06-05 10:11 ?4111次閱讀

    了解信號完整性的基本原理

    ,設計人員必須注意電路板布局并使用適當的導線和連接器,從而最大限度地減少反射、噪聲和。此外,還必須了解傳輸線、阻抗、回波損耗和共振等基本原理。 本文將介紹討論信號完整性時使用的一些
    的頭像 發表于 05-25 11:54 ?1357次閱讀
    了解<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的基本原理

    高頻晶振的信號完整性挑戰:如何抑制EMI與

    在高速數字電路和射頻系統中,高頻晶振作為關鍵的頻率源,其信號完整性直接影響整個系統的性能。隨著電子技術的飛速發展,晶振的工作頻率不斷提高,電磁干擾(EMI)與問題日益凸顯,成為制約
    的頭像 發表于 05-22 15:35 ?933次閱讀
    高頻晶振的<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>挑戰:如何抑制EMI與<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    Samtec虎家大咖說 | 淺談信號完整性以及電源完整性

    前言 在這一期的Samtec虎家大咖說節目中,Samtec信號完整性(SI)和電源完整性(PI)專家Scott McMorrow、Rich Mellitz和Istvan Novak回答了觀眾的提問
    發表于 05-14 14:52 ?1195次閱讀
    Samtec虎家大咖說 | 淺談<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>以及電源<b class='flag-5'>完整性</b>

    受控阻抗布線技術確保信號完整性

    核心要點受控阻抗布線通過匹配走線阻抗來防止信號失真,從而保持信號完整性。高速PCB設計中,元件與走線的阻抗匹配至關重要。PCB材料的選擇(如低損耗層壓板)對減少信號衰減起關鍵作用。受控
    的頭像 發表于 04-25 20:16 ?1328次閱讀
    受控阻抗布線技術確保<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>

    信號完整性測試基礎知識

    在當今快速發展的數字時代,高速傳輸已成為電子設備的基本要求。隨著數據傳輸速率的不斷提升,信號完整性(Signal Integrity,簡稱SI)問題變得越來越重要。信號完整性是高速互連
    的頭像 發表于 04-24 16:42 ?4162次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>測試基礎知識

    電源完整性分析及其應用

    引言 電源完整性這一概念是以信號完整性為基礎的,兩者的出現都源自電路開關速度的提高。當高速信號的翻轉時間和系統的時鐘周期可以相比時,具有分布參數的
    發表于 04-23 15:39

    技術資訊 | 信號完整性測試基礎知識

    本文重點信號完整性測試需要從測試電路板和原型獲取實驗數據并加以分析。在理想的工作流程中,還會仿真信號完整性指標,并將其與實際測量值進行比較。信號
    的頭像 發表于 04-11 17:21 ?2320次閱讀
    技術資訊 | <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>測試基礎知識