国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何減少PCB布局中的串?dāng)_

PCB設(shè)計 ? 2020-09-19 15:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

當(dāng)電路板上出現(xiàn)串?dāng)_時,電路板可能無法正常工作,并且在那里也可能會丟失重要信息。為了避免這種情況,PCB設(shè)計人員的最大利益在于找到消除其設(shè)計中潛在串?dāng)_的方法。讓我們談?wù)劥當(dāng)_和一些不同的設(shè)計技術(shù),這些技術(shù)可以回答如何減少PCB布局中的串?dāng)_。

印刷電路板上的串?dāng)_

電路板上的活動過多會導(dǎo)致信號傳輸困難。考慮一下電路板上并排在一起的兩條走線。如果一條跡線的信號比另一條跡線的信號具有更大的幅度,可能會使另一條跡線過載。就像在嘈雜的房間中試圖講話時保持自己的直覺很難一樣,PCB上的“受害者”走線也同樣會受到響亮信號的影響。然后的問題是,受害信號將開始像侵略者信號那樣運(yùn)行,而不是表現(xiàn)出應(yīng)有的方式。

串?dāng)_定義為印刷電路板上跡線之間的意外電磁耦合。即使兩條跡線彼此之間沒有物理接觸,也可能是這種耦合導(dǎo)致的結(jié)果是一條跡線中的一個信號被另一信號強(qiáng)過。這種情況可能發(fā)生在具有可接受的走線間距但對于串?dāng)_不可接受的PCB上。

除了在同一層上并排的兩條走線之間可能產(chǎn)生串?dāng)_之外,走線在兩層之間垂直平行延伸的風(fēng)險更大。這種效應(yīng)被稱為寬邊耦合,是由于兩個信號層之間僅被很小厚度的芯材分開而產(chǎn)生的。該距離通常小于同一層上兩條跡線之間的間隔。

PCB設(shè)計工具如何幫助您解決串?dāng)_問題

這些天來,您在減少和消除電路板上的串?dāng)_方面擁有非常好的盟友,這就是PCB設(shè)計工具中的功能。一方面,設(shè)計工具可以為您提供的幫助極少,但現(xiàn)在情況已不再如此。

您可以設(shè)置各種各樣的設(shè)計規(guī)則,以指定走線之間以及走線到電路板上其他對象的間距。您甚至可以根據(jù)特定的網(wǎng)或穿過這些網(wǎng)的區(qū)域設(shè)置不同的間隙值。這將極大地幫助您設(shè)置設(shè)計,以避免可能發(fā)生串?dāng)_的情況。

設(shè)計工具還具有用于按特定寬度和間距布線差分對的特定功能,并且您可以設(shè)置走線長度以及將特定走線長度相互匹配的規(guī)則。您還可以指定可以在其上路由某些網(wǎng)絡(luò)的板的哪些層以及這些層上的走線的首選方向。您還可以使用串?dāng)_計算器以及其他仿真和分析工具。今天我們可以使用的設(shè)計工具包含各種設(shè)計約束功能,可以幫助解決諸如串?dāng)_之類的問題,我們只需要使它們起作用即可。

如何減少串?dāng)_的設(shè)計方法

現(xiàn)在我們已經(jīng)討論了什么是串?dāng)_以及您的PCB設(shè)計工具如何為您提供幫助,讓我們看一下一些基本的PCB設(shè)計技巧,這些技巧可以避免設(shè)計中潛在的串?dāng)_區(qū)域:

l 配置您的電路板層,以使兩個相鄰的信號層具有相互交叉而不是相互平行的首選布線方向。如果第二層從“北到南”運(yùn)行,則確保第三層從“東到西”運(yùn)行。這樣,您可以將寬邊耦合的可能性降到最低。

l 在兩個相鄰信號層之間使用接地層,以進(jìn)一步減少寬邊耦合的機(jī)會。這不僅會增加各層之間的距離,而且這種配置還可以為您提供更好的接地平面返回路徑。

l 在高速路由(差分對,時鐘路由等)和其他路由之間保持盡可能多的空間。這里的一般原理是通過以線寬的三倍隔開走線(測得的中心到中心),可以阻止70%的電場相互干擾。

串?dāng)_會在您的設(shè)計中引起嚴(yán)重的問題,您將需要盡可能多地了解它。我們?yōu)槟峁┑倪@是朝著這個方向邁出的偉大的第一步,以使您走上正確的道路。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電路板設(shè)計
    +關(guān)注

    關(guān)注

    1

    文章

    130

    瀏覽量

    17367
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    396

    文章

    4920

    瀏覽量

    95233
  • PCB布線
    +關(guān)注

    關(guān)注

    22

    文章

    473

    瀏覽量

    43539
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3515

    瀏覽量

    6393
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    【EMC技術(shù)案例】顯示屏線束導(dǎo)致CE電流法超標(biāo)的案例

    【EMC技術(shù)案例】顯示屏線束導(dǎo)致CE電流法超標(biāo)的案例
    的頭像 發(fā)表于 12-15 17:14 ?2512次閱讀
    【EMC技術(shù)案例】顯示屏線束<b class='flag-5'>串</b><b class='flag-5'>擾</b>導(dǎo)致CE電流法超標(biāo)的案例

    EXCUSE ME,表層的AC耦合電容和PCB內(nèi)層的高速線會有

    ,在設(shè)計,這是個電容放置的密集區(qū)域,可能會有幾十對高速鏈路,也就是并排放著幾十對電容,L3層的高速線能挪開的空間肯定也不大。那我們前期去評估這種挖空case下電容和高速走線間的量級就非常的有意義了
    發(fā)表于 12-10 10:00

    隔離地過孔要放哪里,才能最有效減少高速信號過孔

    ,還是過孔。。。 別急嘛,雖然也還是過孔,但是角度是不同的嘛。今天我們來講講兩對高速過孔之間的怎么通過合理的規(guī)劃隔離地過孔放的位置來減少。說白了,我們這篇文章想研究的是兩對高速信號的過孔位置定了
    發(fā)表于 11-14 14:05

    PCB布局布線的相關(guān)基本原理和設(shè)計技巧

    的幾個接口入手,輸入端要防止空間耦合干擾和PCB布局改善);電源需要不同容值去耦電容。測試可以用示波器的探頭測試上面說的位置,判斷出干擾從何而來。 PWM信號如果是通過低通濾波
    發(fā)表于 11-14 06:11

    技術(shù)資訊 I 在 Allegro PCB 如何快速布局

    本文要點(diǎn)PCB布局的核心是“信號流”和“電源流”,常規(guī)的手動拖拽,容易忙中出錯,在茫茫飛線里玩“一起來找茬”,眼睛都快要瞅瞎了,僅為了找一個電容R1該放置在板上的什么位置合適;快速布局
    的頭像 發(fā)表于 09-26 23:31 ?6238次閱讀
    技術(shù)資訊 I 在 Allegro <b class='flag-5'>PCB</b> <b class='flag-5'>中</b>如何快速<b class='flag-5'>布局</b>

    如何影響信號完整性和EMI

    歡迎來到 “掌握 PCB 設(shè)計的 EMI 控制” 系列的第六篇文章。本文將探討如何影響信號完整性和 EMI,并討論在設(shè)計解決這一問題
    的頭像 發(fā)表于 08-25 11:06 ?9909次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>如何影響信號完整性和EMI

    技術(shù)資訊 I 哪些原因會導(dǎo)致近端和遠(yuǎn)端

    本文要點(diǎn)在PCB、集成電路和線纜組件,最常被提及的現(xiàn)象是接收端器件觀測到的遠(yuǎn)端。帶阻濾
    的頭像 發(fā)表于 08-08 17:01 ?5549次閱讀
    技術(shù)資訊 I 哪些原因會導(dǎo)致近端和遠(yuǎn)端<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    高速AC耦合電容挨得很近,PCB會不會很大……

    覺得恐懼了? 恐懼?恐懼啥呢,那當(dāng)然是大家都會擔(dān)心對與對之間的啊,在滿足物質(zhì)生活之后(能塞到PCB板之后),肯定要慢慢開始注重精神生活了!鑒于有不少的粉絲,包括公司設(shè)計部的同事都來問過Chris
    發(fā)表于 07-22 16:56

    高速AC耦合電容挨得很近,PCB會不會很大……

    大是肯定大的啦!但是設(shè)計工程師也很委屈啊:芯片互聯(lián)動不動就有一百幾十對高速信號的AC耦合電容, 首先我得都塞進(jìn)PCB板去啊,其次的
    的頭像 發(fā)表于 07-22 16:44 ?665次閱讀
    高速AC耦合電容挨得很近,<b class='flag-5'>PCB</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>會不會很大……

    NEXT(Near-End Crosstalk,近端

    一、什么是NEXT(近端)? NEXT(Near-End Crosstalk,近端)是指在線纜傳輸信號時,靠近發(fā)射端處,相鄰線對之間因電磁干擾所產(chǎn)生的
    的頭像 發(fā)表于 06-23 17:35 ?1678次閱讀

    OLI-P——分布式偏振測量利器

    在保偏光纖系統(tǒng),偏振是導(dǎo)致性能劣化的核心因素之一。傳統(tǒng)偏振檢測手段僅能獲得鏈路整體消光比,而分布式偏振測量通過連續(xù)、高精度地捕捉整
    的頭像 發(fā)表于 05-15 17:37 ?700次閱讀
    OLI-P——分布式偏振<b class='flag-5'>串</b><b class='flag-5'>擾</b>測量利器

    解決噪聲問題試試從PCB布局布線入手

    路徑。然后,電流路徑?jīng)Q定了器件在該低噪聲布局布線設(shè)計的位置。 PCB布局布線指南 第一步:確定電流路徑 在開關(guān)轉(zhuǎn)換器設(shè)計,高電流路徑和低
    發(fā)表于 04-22 09:46

    電子產(chǎn)品更穩(wěn)定?捷多邦的高密度布線如何降低影響?

    在高速PCB設(shè)計,信號完整性、、信號損耗等問題直接影響電路板的性能穩(wěn)定性。隨著5G通信、服務(wù)器、高速計算、汽車電子等行業(yè)對高頻、高速信號傳輸?shù)男枨笤黾樱绾蝺?yōu)化
    的頭像 發(fā)表于 03-21 17:33 ?894次閱讀

    減少PCB寄生電容的方法

    電子系統(tǒng)的噪聲有多種形式。無論是從外部來源接收到的,還是在PCB布局的不同區(qū)域之間傳遞,噪聲都可以通過兩種方法無意中接收:寄生電容和寄生電感。寄生電感相對容易理解和診斷,無論是從
    的頭像 發(fā)表于 03-17 11:31 ?2629次閱讀
    <b class='flag-5'>減少</b><b class='flag-5'>PCB</b>寄生電容的方法

    DC-DC 的 PCB布局設(shè)計小技巧

    恰當(dāng)?shù)?b class='flag-5'>PCB布局可能會導(dǎo)致整個芯片測試重新再來一次,多次改版耽誤時間。 那接下來我們就將討論一下DC-DC電源PCB layout設(shè)計的六個小技巧。 1.高di/dt環(huán)路面積最小
    發(fā)表于 03-11 10:48