4年5個節點。這是英特爾首席執行官帕特·基辛格 (Pat Gelsinger) 在 2021 年向英特爾的客戶、投資者和全世界做出的承諾，當時他制定了英特爾雄心勃勃的計劃，以重新奪回代工領域的領導地位。

由于2010年代復雜的延誤，英特爾失去了長期以來作為全球頂級晶圓廠的地位，當時的新任英特爾首席執行官不顧投資者出售英特爾晶圓廠的呼吁，轉而全力投資晶圓廠，就像英特爾從未有過的那樣。以前做過的事情，成為供全世界使用的自上而下的代工服務。

現在兩年多過去了，英特爾剛剛開始看到這一積極路線圖的第一批成果，無論是在技術還是客戶方面。基于英特爾首款 EUV 節點intel 4 的產品現已上市，其大批量對應產品intel 3 也已準備就緒。與此同時，英特爾正在對其 2024 年和 2025 年首款全環柵 (GAAFET)/RibbonFET 進行最后的潤色。

對于該公司來說，這是一個令人興奮的時刻，但也是一個關鍵時刻。英特爾已經到了需要兌現這些承諾的地步——而且他們需要以一種非常明顯的方式做到這一點。

為此，今天英特爾的代工團隊（正式名稱為英特爾代工服務：Intel Foundry Services）正在舉辦其首次會議“Direct Connect”。這不僅僅是為客戶和媒體展示的，這是英特爾為整個晶圓廠行業舉辦的亮相派對，英特爾的代工廠（而且只有英特爾的代工廠）受到關注，這在英特爾的龐大業務中是罕見的。

除了概述英特爾在 4 年內實現 5 個節點目標方面取得的進展外，Direct Connect 也是英特爾首次有機會談論前 5 個節點之后的發展。隨著英特爾代工工廠在產能、客戶和工具方面的擴展，該團隊不僅正在考慮一系列更先進的節點，而且還在考慮一系列日益必要的封裝技術來支持它們。雖然今天的活動與基辛格 2021 年宣言的整體大膽程度不相上下，但它仍然是一次重要的觀察，讓我們了解這位曾經（以及未來？）的代工之王在未來幾年將會發生什么。

總而言之，這里有幾項值得注意的公告，所以讓我們直接深入了解。

英特爾代工服務更名為“英特爾代工”，開啟封裝和測試大門

英特爾的代工集團正在換個新名字，開啟了英特爾所謂的“系統代工”時代。英特爾的整個代工服務系列，從晶圓廠到測試再到先進封裝，現在都被置于單一的英特爾代工旗幟下。

從某些方面來說，這也是英特爾為服務披上一層新的藍色外衣。但這也旨在強調英特爾服務產品的性質。該公司不僅希望為客戶制造芯片，而且希望成為芯片生產的一站式商店。因此，除了晶圓光刻技術之外，英特爾還向潛在客戶開放其先進封裝、芯片組裝和測試的完整生態系統。如果客戶愿意，他們將能夠從英特爾獲得完整的芯片，甚至只是利用英特爾提供的個性化服務。

這一聲明有多個角度，但最重要的是，它凸顯了英特爾想要做到這一切的愿望。他們不僅想在晶圓代工界占據一席之地；他們希望盡一切努力吸引盡可能多的客戶——盡可能地擴大規模。

更廣泛地說，人們希望能夠利用英特爾競爭對手的任何失誤，因為這些往往是在正在進行的代工競賽中取得領先的最佳機會。正是英特爾在 10 納米（以及較小程度的 14 納米）方面遇到了挫折，而當臺積電、三星或其供應鏈的其他成員陷入困境時，能夠迅速介入是英特爾重新獲得工藝領先地位的一種方式，這將讓他們最終占據最佳制造商的位置。

超越Intel 18A：18A-P、14A 和混合鍵合

拋開業務問題不談，英特爾今天發布的公告的重點是該公司的晶圓廠路線圖，該路線圖將在兩年多以來首次延期。現在，英特爾正在發貨一些首批追趕節點，并準備發貨其余節點，該公司將介紹 2025 年 18A 后的情況。

在高性能/高密度賽道上，這里的重要補充是 18A 的后繼者14A。除其他成就外，14A 將是英特爾首次使用高數值孔徑 (High-NA) EUV（下一代極紫外光刻技術）的節點。高數值孔徑 EUV 有望實現更精細的特征，允許在不依賴多重圖案化的情況下處理晶圓，而這對于較小節點尺寸的傳統 EUV 來說是必需的。英特爾將其代工業務押注于 High-NA，這與英特爾在 EUV 領域的起步相對較晚（Intel 4/Meteor Lake 是其首款產品）形成鮮明對比，以至于英特爾已經獲得了迄今為止全球唯一的高數值孔徑掃描儀。

憑借 High-NA 的使用，14A 將成為英特爾繼 20A/18A 合并之后的第一個完整節點。它將在功能尺寸和性能方面提供什么還有待觀察——風險生產定于 2026 年底進行，這還需要幾年時間——但如果一切按照英特爾的計劃進行，這將是他們進一步發展的地方鞏固其作為晶圓廠工藝技術領導者的地位。

在其他地方，英特爾正在計劃其主要節點的幾種變體，包括 14A。這些變體都獲得了新的后綴，具體如下：

E，Feature Extension：E 節點是對以某種方式增強的節點的包羅萬象的標簽。據英特爾稱，這主要基于新功能，例如支持更高的電壓（想想用于 HPC 的臺積電“X”節點）、更高的溫度等。這些節點的性能也可能比基本節點更好，但一般來說，每瓦性能將提高不到 5%。

P, Performance Improvement：這些節點相對于節點的基本版本提供了更大但仍然適度的性能改進。AP 節點應提供 5% 到 10% 的每瓦性能改進。它們本質上是節點的“plus”版本。順便說一句，如果一個新節點的每瓦性能提升超過 10%，那么英特爾表示我們應該期望它完全是一個新節點。

T, Through-Silicon Vias：最后，T 后綴將用于指示支持硅通孔 (TSV) 的英特爾節點的特殊版本，用于制造基礎芯片，而基礎芯片又用于銅銅混合鍵合。混合鍵合也是英特爾在其 Foveros Direct 3D 品牌下推廣的，是當前芯片堆疊的最終游戲，允許使用微小的銅鍵合將芯片直接堆疊在彼此的頂部，這些銅鍵合使用 TSV 路由到各自的芯片中。混合鍵合/TSV 將允許凸塊間距小于 10 微米，因此即使在一平方毫米內，芯片之間也能實現大量連接。

考慮到這些后綴，我們在英特爾路線圖上看到了當前、即將推出和新宣布的工藝節點的幾種變體。性能軌道上的是14A-E，它是英特爾最新路線圖上最遠的節點。英特爾沒有透露此處提供的具體增強功能，但高壓操作是一個不錯的猜測。

同時，18A 將在 2025 年左右獲得性能更高的變體，即18A-P。英特爾一再指出，18A 預計將是一個壽命較長的節點，因此看到它獲得更高性能的變體也就不足為奇了，特別是因為其是一個不受高數值孔徑光刻機設計限制的節點。（主要是芯片/掩模版尺寸）。

Intel 3 是英特爾首款大批量 EUV 節點，也將在未來幾年內出現一些變化。這包括英特爾首個 TSV/Foveros Direct 節點、Intel 3-T以及將于 2025 年推出的功能增強型英特爾3-E 。最后，基于更高性能設計的第二個支持 TSV 的節點版本將隨Intel 3P-T一起提供。值得注意的是，在英特爾路線圖上，只有Intel 3 具有支持 TSV 的節點；由于這些 T 節點旨在用于工作軟管基礎模具，因此英特爾并未制定任何計劃使用 18A 等尖端節點制造基礎.芯片。（盡管毫無疑問，18A 仍將在 Foveros Direct 中用作top dies，例如在Clearwater Forest中）

最后，英特爾之前宣布的Intel 12 節點將于 2027 年投入生產。該預算節點正在與 UMC 聯合開發，但將僅在英特爾代工廠生產。

英特爾：4年內5個節點已步入正軌

雖然英特爾今天發布的公告的重點是圍繞他們未來的雄心壯志，但要實現這一目標，他們仍然需要實現當前的目標。這意味著他們承諾在 4 年內按時交付 5 個節點。

重要的是，英特爾再次重申 4 年計劃仍在按計劃進行。英特爾的 4 年計劃結束時，18A 將于 2025 年投入生產，到 2024 年，客戶已經可以開始為英特爾最雄心勃勃的節點設計芯片。

值得注意的是，英特爾最近完成了自己的 18A 主要產品Clearwater Forest 的流片，并于今天宣布。Clearwater 是基于英特爾第二代 E 核的 Xeon（Sierra Forest 的后繼產品），是英特爾代工技術的杰作。除了用于計算元件的 18A 之外，Clearwater 還使用 Intel 3 作為其基礎芯片，使用 EMIB 進行進一步的芯片連接，甚至使用 Foveros Direct（混合鍵合）進行芯片間連接。Clearwater 最終將與消費級Panther Lake一起成為英特爾的前兩個大型 18A 項目。

憑借其特征尺寸、RibbonFET 晶體管和PowerVia 背面供電的組合，英特爾此前曾表示，他們希望通過 18A 重新獲得工藝領先地位。截至今天的活動，這仍然是英特爾對何時重回巔峰的預測。

與此同時，距離生產更近了，英特爾報告稱，其大批量 EUV 工藝節點Intel 3 已準備好進行大批量生產。它的前身 Intel 4 現已針對 Meteor Lake 發貨，而 intel 3 是其改進版本，具有全系列可用的單元庫（而不是僅提供高性能的 Intel 4）。

鑒于英特爾目前僅使用其 5 個節點中的第二個節點來交付產品，因此無法回避的事實是，至少作為外部觀察者，英特爾的許多“步入正軌”聲明都是在相信該公司的話。但鑒于英特爾的時間表從一開始就基于內部（風險生產）里程碑而不是產品出貨里程碑，因此永遠不會有任何其他方式。

盡管如此，盡管我們今天手里沒有 Clearwater Forest 芯片，但他們的設計已經流片并已準備好接受客戶設計這一事實，就像人們所希望的那樣，是一個充滿希望的跡象。

英特爾也很快宣稱他們的客戶勝利是他們進步的進一步證據，并且英特爾代工廠正走在正確的道路上。雖然英特爾沒有透露任何具體合作伙伴的名稱，但他們透露，他們已經就 18A 達成了 4 項“大型”交易。其中一項交易包括一項“有意義的”預付款協議。最終，英特爾代工廠的財務成功不僅取決于開發新節點，還取決于簽約客戶，以獲得完成所有這些主要投資所需的必要數量。因此，對于英特爾來說，作為代工業務的相對新手，讓客戶愿意為產能預付費是他們的一大優勢。

英特爾，未來依仗的技術

在今天一次采訪中，英特爾通過分享其未來數據中心處理器的一瞥，概述了它將為其代工客戶提供的新芯片技術。這些進步包括更密集的邏輯以及3D 堆疊芯片內的連接性增加 16 倍，它們將是該公司與其他公司的芯片架構師共享的首批高端技術之一。

在內部，英特爾計劃在代號為 Clearwater Forest 的服務器 CPU 中使用這些技術的組合。該公司認為該產品是一種具有數千億個晶體管的片上系統，是其代工業務的其他客戶能夠實現的目標的一個例子。

英特爾數據中心技術和探路總監Eric Fetzer表示，“我們的目標是讓計算達到我們能夠實現的最佳每瓦性能” 。這意味著使用該公司最先進的制造技術——Intel 18A。

“但是，如果我們將該技術應用于整個系統，就會遇到其他潛在問題，”他補充道。“系統的某些部分不一定能像其他部分一樣擴展。邏輯通常可以根據摩爾定律很好地擴展一代又一代。”但其他功能則不然。例如，SRAM（CPU 的高速緩存）一直滯后于邏輯。連接處理器和計算機其余部分的 I/O 電路則更加落后。

面對這些現實，正如所有領先處理器制造商現在面臨的那樣，英特爾將 Clearwater Forest 的系統分解為其核心功能，選擇最適合的技術來構建每個功能，并使用一套新技術將它們重新縫合在一起。其結果是 CPU 架構能夠擴展到多達 3000 億個晶體管。

在Clearwater Forest ，數十億個晶體管被分為三種不同類型的硅 IC，稱為芯片或小芯片，互連并封裝在一起。該系統的核心是使用 Intel 18A 工藝構建的多達 12 個處理器核心小芯片。這些小芯片以 3D 方式堆疊在三個使用 Intel 3 構建的“基礎芯片”之上，該工藝為今年推出的Sierra Forest CPU制造計算核心。CPU 的主高速緩存、電壓調節器和內部網絡將安裝在基礎芯片上。“堆疊通過縮短跳數來改善計算和內存之間的延遲，同時啟用更大的緩存，”英特爾高級首席工程師Pushkar Ranade說。

最后，CPU 的 I/O 系統將位于使用 Intel 7 構建的兩個芯片上，到 2025 年，該芯片將落后該公司最先進的工藝整整四代。事實上，這些小芯片與Sierra Forest 和 Granite Rapids CPU中的小芯片基本相同，從而減少了開發費用。

以下是所涉及的新技術及其提供的功能：

1

3D混合鍵合

英特爾當前的芯片堆疊互連技術 Foveros 將一個芯片與另一個芯片連接起來，采用的是長期以來芯片與封裝連接方式的大幅縮小版：微小的焊料“微凸塊”，短暫熔化后即可連接芯片。這使得 Meteor Lake CPU 中使用的 Foveros 版本大約每 36 微米建立一個連接。Clearwater Forest 將使用新技術Foveros Direct 3D，該技術不同于基于焊接的方法，可將 3D 連接的密度提高 16 倍。

它被稱為“混合鍵合”，類似于將兩個芯片表面的銅焊盤焊接在一起。這些墊片稍微凹陷并被絕緣體包圍。當將兩個芯片壓在一起時，一個芯片上的絕緣體會粘附到另一芯片上。然后，對堆疊的芯片進行加熱，使銅在間隙中膨脹并粘合在一起，形成永久鏈接。競爭對手臺積電在某些AMD CPU中使用混合鍵合版本，將額外的高速緩存連接到處理器核心小芯片，并在AMD 最新的 GPU中將計算小芯片連接到系統的基礎芯片。

Fetzer 表示，“混合鍵合互連能夠大幅提高”連接密度。“這種密度對于服務器市場非常重要，特別是因為這種密度驅動著非常低的皮焦每比特通信。”如果每比特能源成本太高，則數據從一個硅芯片傳輸到另一個硅芯片所涉及的能量很容易消耗產品功率預算的很大一部分。Foveros Direct 3D 使每比特的成本降至 0.05 皮焦耳以下，這使其與在硅芯片內移動比特所需的能量處于同一水平。

節省的大部分能源來自于傳輸更少的銅線的數據。假設您想要將一個芯片上的 512 線總線連接到另一個芯片上相同大小的總線，以便兩個芯片可以共享一組一致的信息。在每個芯片上，這些總線可能窄至每微米 10-20 根電線。要使用當今的 36 微米間距微凸塊技術將信號從一個芯片傳輸到另一個芯片，意味著將這些信號分散到一側數百平方微米的硅上，然后將它們聚集到另一側的同一區域。Fetzer說，對所有額外的銅和焊料進行充電“很快就會成為延遲和大功率問題”。相比之下，混合鍵合可以在幾個微凸塊占據的同一區域中進行總線到總線的連接。

盡管這些好處可能很大，但轉向混合鍵合并不容易。要形成混合鍵合，需要將已經切割的硅芯片與仍附著在晶圓上的硅芯片連接起來。正確對齊所有連接意味著芯片必須被切割成比微凸塊技術所需的公差大得多的公差。修復和恢復也需要不同的技術。Fetzer 表示，甚至連接失敗的主要方式也是不同的。對于微凸塊，您更有可能因連接到相鄰焊點的一點焊料而發生短路。但對于混合鍵合，危險是導致連接斷開的缺陷。

2

背面電源

該公司今年通過其Intel 20A 工藝（將先于英特爾 18A 的工藝）為芯片制造帶來的主要區別之一是背面供電。在當今的處理器中，所有互連，無論是承載電力還是數據，都構建在芯片的“正面”硅基板上方。Foveros 和其他 3D 芯片堆疊技術需要硅通孔、互連，這些互連可以向下鉆穿硅以從另一側建立連接。但背面電力傳輸更進一步。它將所有電源互連放置在硅下方，基本上將包含晶體管的層夾在兩組互連之間。

這種布置會產生影響，因為電源互連和數據互連需要不同的功能。電源互連需要較寬以減少電阻，而數據互連應較窄以便可以密集封裝。隨著今年晚些時候Arrow Lake CPU的發布，英特爾將成為第一家在商用芯片中引入背面供電的芯片制造商。英特爾去年夏天發布的數據顯示，僅背面電源就帶來了6% 的性能提升。

英特爾 18A 工藝技術的背面供電網絡技術將與英特爾 20A 芯片中的技術基本相同。然而，它在Clearwater Forest 中得到了更大的利用。即將推出的 CPU 在基礎芯片中包含所謂的“片內電壓調節器”。使電壓調節接近其驅動的邏輯意味著邏輯可以運行得更快。距離越短，調節器就能更快地響應電流需求的變化，同時消耗更少的功率。

由于邏輯芯片使用背面供電，因此電壓調節器和芯片邏輯之間的連接電阻要低得多。“通過技術提供的動力以及 Foveros 堆疊為我們提供了一種非常有效的連接方式，”Fetzer 說道。

3

RibbonFET，下一代晶體管

除了背面電源之外，該芯片制造商還采用英特爾 20A 工藝改用不同的晶體管架構：RibbonFET。自 2011 年以來， RibbonFET是納米片或全柵晶體管的一種形式，它取代了FinFET（自 2011 年起 CMOS 的主力晶體管）。在 Intel 18A 中，Clearwater Forest 的邏輯芯片將采用第二代 RibbonFET 工藝制造。Fetzer 表示，雖然這些設備本身與 Intel 20A 中出現的設備沒有太大區別，但設備的設計具有更大的靈活性。

他表示，“除了實現高性能 CPU 所需的功能之外，還有更廣泛的設備可以支持各種代工應用”，而這正是 Intel 20A 工藝的設計目的。

其中一些變化源于 FinFET 時代失去的一定程度的靈活性。在 FinFET 出現之前，采用相同工藝的晶體管可以制成多種寬度，從而允許在性能（伴隨更高電流）和效率（需要更好地控制漏電流）之間進行或多或少的連續權衡。由于 FinFET 的主要部分是具有規定高度和寬度的垂直硅鰭，因此現在必須采取設備具有多少鰭的形式進行權衡。因此，使用兩個翅片可以使電流加倍，但沒有辦法將其增加 25% 或 50%。

有了納米片器件，改變晶體管寬度的能力又回來了。“RibbonFET 技術可在同一技術基礎上實現不同尺寸的焊帶，”Fetzer 說道。“當我們從英特爾 20A 轉向英特爾 18A 時，我們在晶體管尺寸方面提供了更大的靈活性。”

這種靈活性意味著設計人員可以用來構建系統的標準單元（基本邏輯塊）可以包含具有不同屬性的晶體管。這使得英特爾能夠開發出一個“增強型庫”，其中包括比英特爾 20A 工藝的標準單元更小、性能更好或更高效的標準單元。

4

第二代EMIB

在 Clearwater Forest 中，處理輸入和輸出的芯片使用第二代英特爾EMIB水平連接到基礎芯片（具有高速緩存和網絡的芯片） 。EMIB 是一小塊硅，包含一組密集的互連和微凸塊，旨在將一個芯片連接到同一平面上的另一個芯片。硅嵌入封裝本身，以形成芯片之間的橋梁。

自 Sapphire Rapids 于 2023 年發布以來，該技術已在英特爾 CPU 中投入商業使用。它是一種成本較低的替代方案，可將所有芯片放在硅中介層上，硅中介層是一塊帶有互連圖案的硅片，其大小足以容納所有芯片。系統的芯片可供放置。除了材料成本之外，硅con 中介層的建造成本可能很高，因為它們通常比標準硅工藝設計的尺寸大幾倍。

第二代 EMIB 今年與 Granite Rapids CPU 一起首次亮相，它將微凸塊連接的間距從 55 微米縮小到 45 微米，并提高了電線的密度。這種連接的主要挑戰是封裝和硅在加熱時以不同的速率膨脹。這種現象可能會導致翹曲，從而破壞連接。

此外，就 Clearwater Forest 而言，“還存在一些獨特的挑戰，因為我們將常規芯片上的 EMIB 連接到 Foveros Direct 3D 基礎芯片和堆棧上的 EMIB”，Fetzer 說道。他說，這種情況最近被重新命名為 EMIB 3.5 技術（以前稱為 co-EMIB），需要采取特殊步驟來確保所涉及的應力和應變與 Foveros 堆棧中的硅兼容，Foveros 堆棧比普通芯片更薄。

生態系統齊聚一堂：EDA 工具和 IP 已準備就緒

最后，今天活動的一部分專門面向英特爾以外的供應商，他們負責提供完成英特爾代工廠生態系統所需的其余工具、IP 和其他部分。

向合同制造的轉變給英特爾帶來了幾項變化，其中最大的變化之一是如何為英特爾晶圓廠設計芯片。當英特爾只生產供內部使用的芯片時，該公司可以自由地使用他們需要的任何工具，無論他們需要什么工具——標準化的必要性并不高，更不用說向外界公開這些流程的工作原理了。但現在英特爾代工廠的大門已經敞開，英特爾必須與工具提供商密切合作，以便外部公司能夠成功使用他們的晶圓廠。這意味著英特爾正在從完全內部生態系統過渡到外部生態系統；他們未來的成功部分取決于確保客戶為其晶圓廠開發芯片的一切都到位。

最終結果是，英特爾代工廠一直與電子設計自動化 (EDA) 提供商的知名企業合作，他們的工具是現代芯片設計的基礎。這包括 Synopsys、Cadence、Ansys、西門子等。其中許多人將在今天早上的 Direct Connect 活動上發表講話，宣布他們的工具已獲得英特爾代工廠外部節點的認證。

有趣的是，Intel Foundry 今天還宣布圍繞 EMIB 開展廣泛的行業合作。我期待在今天上午晚些時候計劃的 EDA 會議上聽到更多相關信息，但據英特爾稱，該公司一直在與 EDA 工具供應商合作，以簡化 EMIB 在芯片設計中的使用，從而加快 EMIB 的開發和交付- 為英特爾代工客戶配備的芯片。

除了 EDA 工具之外，英特爾還與 IP 提供商合作，以便將其關鍵 IP 移植到英特爾 Foundry 的工藝節點上或以其他方式開發。這是一個更大的合作伙伴列表，涵蓋了從普通（內存 PHY）到 CPU 內核等復雜設計的所有內容。即使是最大的芯片設計商也不會完全在內部設計所有內容，因此獲取充實芯片設計所需的基礎 IP 塊是英特爾代工生態系統的另一個主要需求。

總體而言，英特爾代工在過去幾年中一直在吸引各種公司。但可以說，CPU 設計商 Arm 是英特爾最重要的 IP 供應商。除了基于 Arm 的芯片已經從英特爾曾經堅如磐石的數據中心業務中占據了很大份額（尤其是云供應商現在設計自己的芯片）之外，Arm 也是非常受歡迎的人工智能加速器組合 - 甚至 Arm 本身也是如此期待他們的下一代 Neoverse 設計。因此，如果英特爾代工廠想要進軍新興（且利潤豐厚）的人工智能市場，他們不僅需要能夠提供制造人工智能加速器的能力，還需要提供與之配套的CPU內核。

但在這方面，應該指出的是，英特爾本身也是這里的IP供應商。英特爾產品部門將作為小芯片/IP 供應商，甚至作為半定制設計公司來競爭業務，可以想象，該公司可以為真正需要定制級別的大客戶提供基于英特爾 IP 的定制設計。出于顯而易見的原因，今天公告的重點是圍繞英特爾代工，但英特爾代工業務的成功將不僅僅是僅僅基于第三方 IP 為第三方制造芯片。

審核編輯：黃飛

?