對應(yīng)的器件信息和約束文件（XDC），大大簡化工程初始化流程。然而，在某些情況下，我們可能會發(fā)現(xiàn) Vivado 的界面中無法選中目標開發(fā)板，導(dǎo)致只能手動選擇器件。那么，遇到這種情況該如何處理呢？
2025-07-15 10:19:43
1523 
在很多Vivado的高速接口的IP中，比如Ethernet、PCIe、SRIO的設(shè)置中，都會有個Shared Logic的頁面。可能很多同學(xué)并沒有很關(guān)注這個頁面，直接默認設(shè)置就完事了。但其實這個頁面的內(nèi)容也是非常有用的，我們可以看到頁面中有兩個選擇：
2022-08-02 09:03:102475 
Xilinx的FIR IP核屬于收費IP，但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學(xué)習(xí)，現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時也破解
2025-03-01 14:44:192709 
下面是調(diào)用的DDR3模塊的，模塊的倒數(shù)第二行是，模塊的時鐘輸入，時鐘源來自PLL產(chǎn)生的系統(tǒng)時鐘的倍頻。
2025-05-03 10:21:001339 
不多說，上貨。IP CORE 之 PLL- ISE 操作工具本篇實現(xiàn)基于叁芯智能科技的SANXIN -B02 FPGA開發(fā)板，如有入手開發(fā)板，可以登錄官方淘寶店購買，還有配套的學(xué)習(xí)視頻。Xilinx
2023-04-06 16:04:21
在模擬模型方面，Vivado提供的IP似乎有一些根本性的變化。在將工作設(shè)計從ISE 14.4轉(zhuǎn)換為Vivado 2013.2之后，然后按照建議的方式升級大部分Xilinx IP，例如基本乘法器，除法
2019-02-26 10:42:23
發(fā)生IP核鎖定，一般是Vivado版本不同導(dǎo)致的，下面介紹幾種方法： 1 常用的方法 1）生成IP核的狀態(tài)報告 Report -》 Report IP Status 2）點擊
2021-01-08 17:12:52
Vivado中xilinx_courdic IP核(求exp指數(shù)函數(shù))使用
2021-03-03 07:35:03
列表和基于文本的配置選項，然而 IP Integrator 提供了更加圖形化的接口。其他的變化則更加細微，比如說，Vivado 中的綜合和布線的引擎相比 ISE 來說由很大的改進，但是這對于用戶卻是透明
2021-01-08 17:07:20
在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸載過Modelsim，用vivado打開過ISE工程，因為工程中很多IP核不能用所以在重新生成過程中發(fā)現(xiàn)了這個問題，還請大神告知是怎么回事？
2023-04-24 23:42:21
數(shù)學(xué)運算（乘法器、除法器、浮點運算器等）、信號處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開發(fā)速度。使用Verilog調(diào)用IP
2018-05-15 12:05:13
,int b);最后經(jīng)過編譯可以生成VHDL等硬件描述文件與IP核文件.我想調(diào)用自己寫的IP核(add函數(shù))我在vivado 中添加了自定義IP核與PS(處理系統(tǒng))我知道網(wǎng)上說用AXI Steam？ 來連接
2016-01-28 18:39:13
,int b);最后經(jīng)過編譯可以生成VHDL等硬件描述文件與IP核文件.我想調(diào)用自己寫的IP核(add函數(shù))我在vivado 中添加了自定義IP核與PS(處理系統(tǒng))我知道網(wǎng)上說用AXI Steam？ 來連接
2016-01-28 18:40:28
你好，我在Win10中使用vivado 2016.2 for zynq7020。我的時鐘方案是zynq PS FCLK_CLK0-->時鐘向?qū)?b class="flag-6" style="color: red">IP輸入（Primitive PLL）的輸入。合成
2018-11-05 11:40:53
請教一下，vivado怎么把帶ip核的工程進行封裝，保證代碼不可見，可以通過端口調(diào)用。我嘗試了以下方法，ippackage，如果要在另一個程序里調(diào)用，也要提供源代碼；另一個方法是將網(wǎng)表文件edf文件與端口聲明結(jié)合，這種方法只能實現(xiàn)不帶ip核的封裝
2017-07-14 09:18:30
運算器等）、信號處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開發(fā)速度。今天介紹的是vivado的三種常用IP核：...
2021-07-29 06:07:16
本實驗通過調(diào)用PLL IP core來學(xué)習(xí)PLL的使用、vivado的IP core使用方法。
2021-03-02 07:22:13
這樣的菜單欄。如下圖 然后就是按部就班的來了，設(shè)置參數(shù)啊，生成仿真文件啊完成啊。 （5）然后就可以在.v或原理圖文件中調(diào)用了。 （6）具體使用方法要看使用文檔的。 2.文件破解（我想這個
2019-06-03 09:09:51
用vivado2019.2建立工程，工程中調(diào)用cordic IP核進行atan求解，功能仿真時正常且滿足要求；綜合時正常；實現(xiàn)時報錯提示多重驅(qū)動。
如果經(jīng)cordic計算后的輸出值不用于后續(xù)的操作
2023-06-06 17:17:37
前言集成開發(fā)環(huán)境中提供的FPGA功能模塊,即IP核的豐富程度,也體現(xiàn)了開發(fā)環(huán)境的成熟度。提供的IP核越多,則用戶能更多的直接使用IP核,提高效率,減少開發(fā)調(diào)試時間。這一篇即體驗PDS中自帶的IP核
2023-02-09 23:21:59
通過Quartus II 軟件創(chuàng)建PLL IP核。首先，要新建一個工程，這個方法在之前的帖子中已經(jīng)發(fā)過，不會的可以查看前面的相關(guān)帖子。創(chuàng)建好自己的工程：打開如下的菜單
2016-09-23 21:44:10
為什么vivado2016調(diào)用MIG ip核會收到嚴重警告呢？這個critical warning會有影響嗎，要怎么解決呢？
2021-10-18 09:41:21
早安Xilinx Communitry，我有一個關(guān)于VIVADO IP中心設(shè)計流程的問題。設(shè)計針對Xilinx fpga的數(shù)字邏輯不僅僅有一種方法。您可以使用HLS和HDL進行設(shè)計。您可以使用純
2019-03-29 09:14:55
本例程主要使用Vivado 調(diào)用ROM IP核，用含有正弦曲線的.coe文件初始化ROM，最終通過仿真實現(xiàn)波形的顯示 一、首先建立工程 二、選擇芯片的型號 我
2021-01-08 17:16:43
我對Vivado內(nèi)部的IP檢查點有疑問。當我在Vivado中啟用IP內(nèi)核的檢查點時，我可以在Design Runs窗口中看到此IP的“synth”和“impl”。對于IP的“合成”，我可以理解這是
2019-03-08 13:30:52
請問有哪位大神，可以幫忙破解一個vivado的IP核。不勝感激，聯(lián)系QQ397679468
2017-11-24 09:30:30
%91/vivado2016-%E8%B0%83%E7%94%A8MIG-ip%E6%A0%B8%E4%B8%A5%E9%87%8D%E8%AD%A6%E5%91%8A-Project-1-19/m-p/884989鏈接不管用的話就按照下圖自己找吧。回復(fù)： vivado2016 調(diào)用MIG ip核
2021-07-28 07:16:27
的是如何使用它或?qū)⑵滢D(zhuǎn)移到普通的Vivado項目，這樣我就可以應(yīng)用測試平臺并對其進行測試。從我的角度來看，IP塊設(shè)計是加載IP和進行互連的好方法。但是，使用它還需要其他步驟。我錯了嗎？我花了幾個星期的時間嘗試將
2020-03-20 08:52:30
本文介紹如何在 vivado 開發(fā)教程，創(chuàng)建新工程 的基礎(chǔ)上, 使用IP集成器, 創(chuàng)建塊設(shè)計。
2021-02-23 07:02:27
的經(jīng)驗幾乎為0，因此我想就如何解決這個問題提出建議。這就是我的想法：1 - 首先，用Vivado HLS轉(zhuǎn)換VHDL中的C代碼（我現(xiàn)在有一些經(jīng)驗）2 - 在Vivado HLS中生成IP核（如果我
2020-03-24 08:37:03
你好我正在嘗試在vivado HLS中創(chuàng)建一個IP，然后在vivado中使用它每次我運行Export RTL我收到了這個警告警告：[Common 17-204]您的XILINX環(huán)境變量未定義。您將
2020-04-03 08:48:23
我使用的是Vivado 2013.2。就我而言，我不喜歡Vivado提供的喜劇。我為我的項目構(gòu)建了自己的hirachey，IP核心文件夾位于另一個位置，而不是默認的“src / ip”。我只是想知道
2019-04-17 09:27:52
`玩轉(zhuǎn)Zynq連載21——Vivado中IP核的移植更多資料共享騰訊微云鏈接：https://share.weiyun.com/5s6bA0s百度網(wǎng)盤鏈接：https://pan.baidu.com
2019-09-04 10:06:45
，對于Xilinx或者其第三方合作伙伴提供的，已經(jīng)集成在Vivado工具界面中供設(shè)計者調(diào)用的IP，我們姑且可以稱之為標準IP核；而對于Vivado未集成的，第三方或者用戶自己開發(fā)設(shè)計的IP核，我們則
2019-09-06 08:13:18
數(shù)學(xué)運算（乘法器、除法器、浮點運算器等）、信號處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開發(fā)速度。使用Verilog調(diào)用IP
2018-05-16 11:42:55
FPGA Cyclone器件中PLL的配置方法
2016-02-23 11:04:13
5 testbench來驗證設(shè)計。 Integrate帶有Xilinx IP Block的 HLS IP 這里展示了在IP Integrator中，如何將兩個HLS IP blocks跟Xilinx IP FFT結(jié)合在一起 ，并且在Vivado中驗證設(shè)計。
2017-02-07 17:59:294760 
在用Vivado制作自己的IP的時候，已經(jīng)熟悉了將功能關(guān)聯(lián)的一組port組合成一個interface，比如這個M_AXIS： 這樣可以簡化框圖設(shè)計中IP的顯示， 方便連線、優(yōu)化框圖設(shè)計布局。 但一般
2017-02-08 11:50:115298 
IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運算（乘法器、除法器、浮點運算器等）、信號處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言
2017-02-08 13:08:113085 
有關(guān)FPGA——VIVADO15.4開發(fā)中IP 的建立
2017-02-28 21:04:3516 VCS-MX的版本，可以混合編譯Verilog和VHDL語言 由于在linux系統(tǒng)中個人用戶各種權(quán)限被限制，導(dǎo)致很多地方無法正常使用軟件之間的協(xié)調(diào)工作。 為了以防萬一，在此以個人用戶去實現(xiàn)vivado調(diào)用VCS仿真。
2018-07-05 03:30:0012369 
IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運算（乘法器、除法器、浮點運算器等）、信號處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言
2017-11-15 11:19:1410744 的IP工程，缺省情況下，IP工程的名字為magaged_ip_project。在這個工程中生成所需要的IP，之后把IP添加到FPGA工程中。Xilinx推薦使用第二種方法，尤其是設(shè)計中調(diào)用的IP較多時或者采用團隊設(shè)計時。
2017-11-18 04:22:586145 IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運算（乘法器、除法器、浮點運算器等）、信號處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言
2017-11-28 15:49:582339 在給別人用自己的工程時可以封裝IP，Vivado用封裝IP的工具，可以得到像xilinx的ip一樣的可以配置參數(shù)的IP核，但是用其他工程調(diào)用后發(fā)現(xiàn)還是能看到源文件，如何將工程源文件加密，暫時沒有找到方法，如果知道還請賜教。
2018-06-26 11:33:008932 下面我們來看本實例如何配置一個PLL硬核IP，并將其集成到工程中。如圖8.18所示，在新建的工程中，點擊菜單“ToolsàMegaWizard Plug-In Manager”。
2018-04-24 11:30:027797 
數(shù)學(xué)運算（乘法器、除法器、浮點運算器等）、信號處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開發(fā)速度。 使用Verilog調(diào)用
2018-05-28 11:42:1438569 觀看視頻，學(xué)習(xí)如何將 Vivado IP 和第三方綜合工具配合使用。 此視頻將通過一個設(shè)計實例引導(dǎo)您完成創(chuàng)建自定義 IP 的步驟；用第三方綜合工具IP黑盒子來審查所需 IP 輸出；整合 Vivado IP 網(wǎng)表和第三方綜合工具網(wǎng)表的兩個方法，即 “網(wǎng)表項目模式” 和 “非項目 Tcl 腳本模式”。
2018-11-21 06:34:005691 UltraFast設(shè)計方法對您在Vivado Design Suite中的成功至關(guān)重要。
介紹UltraFast for Vivado并了解可用的材料，以幫助您在整個設(shè)計周期中應(yīng)用UltraFast方法
2018-11-20 06:48:002980 歡迎閱讀本快速視頻，我將解釋如何使用Vivado IP Integrator流程與Amazon F1硬件開發(fā)套件或HDK配合使用
2018-11-20 06:35:002842 此視頻概述了Vivado Design Suite中的IP加密。
它涵蓋了IP加密工具流程，如何準備加密IP以及如何在Vivado中運行加密工具。
2018-11-20 06:34:007426 了解如何生成Vivado HLS IP模塊，以便在System Generator For DSP中使用。
2018-11-20 06:08:003673 了解如何將Vivado HLS設(shè)計作為IP模塊整合到System Generator for DSP中。
了解如何將Vivado HLS設(shè)計保存為IP模塊，并了解如何將此IP輕松整合到System Generator for DSP的設(shè)計中。
2018-11-20 05:55:003785 了解Vivado中的Logic Debug功能，如何將邏輯調(diào)試IP添加到設(shè)計中，以及如何使用Vivado Logic Analyzer與邏輯調(diào)試IP進行交互。
2018-11-30 06:22:003889 該視頻演示了如何使用Vivado IP Integrator組裝具有多個時鐘域的設(shè)計。
它顯示了Vivado中的設(shè)計規(guī)則檢查和功能如何幫助用戶自動執(zhí)行此流程。
2018-11-27 07:40:004293 在開發(fā)PL時一般都會用到分頻或倍頻，對晶振產(chǎn)生的時鐘進行分頻或倍頻處理，產(chǎn)生系統(tǒng)時鐘和復(fù)位信號，下面就介紹一下在vivado2017.3中進行PL開發(fā)時調(diào)用IP的方法。
2018-12-22 14:26:385200 ，發(fā)現(xiàn)Modelsim10.5的版本也是可以使用的。筆者嘗試過Modelsim10.4，發(fā)現(xiàn)該版本不支持。所以需要使用Vivado2017.3來調(diào)用Modelsim的工程師，需要選擇正確的Modelsim版本。否者將調(diào)用失敗。
2019-03-30 09:51:4618140 
設(shè)計并調(diào)試鎖相環(huán)（PLL）電路可能會很復(fù)雜，除非工程師深入了解PLL理論以及邏輯開發(fā)過程。本文介紹PLL設(shè)計的簡易方法，并提供有效、符合邏輯的方法調(diào)試PLL問題。
2020-10-13 10:43:0014 .coe格式的數(shù)據(jù)文件簡介 在Vivado中，對rom進行初始化的文件是.coe文件.它的格式如下： memory_initialization_radix=10
2020-11-20 15:01:247939 
? Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號處理使用的IP核，以及存儲類的IP核，本篇文章主要介紹BRAM ?IP核
2020-12-29 15:59:3913270 ，但是也有類似的功能模塊，通過PLL可以倍頻分頻，產(chǎn)生其他很多時鐘。本實驗通過調(diào)用PLL IP core來學(xué)習(xí)PLL的使用、vivado的IP core使用方法。
2022-02-08 15:13:175555 
本文介紹如何在 vivado 開發(fā)教程(一) 創(chuàng)建新工程 的基礎(chǔ)上, 使用IP集成器, 創(chuàng)建塊設(shè)計。
2022-02-08 10:47:393601 
由于Verilog/Vhdl沒有計算exp指數(shù)函數(shù)的庫函數(shù)，所以在開發(fā)過程中可利用cordic IP核做exp函數(shù)即e^x值；但前提要保證輸入范圍在（-pi/4—pi/4）。在cordic核中e^x = sinh + cosh所以在配置cordic時點選sinh and cosh即可 如下圖
2022-07-25 16:51:145458 
，但是也有類似的功能模塊，通過PLL可以倍頻分頻，產(chǎn)生其他很多時鐘。本實驗通過調(diào)用PLL IP core來學(xué)習(xí)PLL的使用、vivado的IP core使用方法。
2021-01-29 09:30:527 Vivado2017.2 中BRAM版本為 Block Memory Generator Specific Features 8.3。BRAM IP核包括有5種類型：Single-port RAM
2021-03-10 06:15:5619 前年，發(fā)表了一篇文章《VCS獨立仿真Vivado IP核的一些方法總結(jié)》（鏈接在參考資料1），里面簡單講述了使用VCS仿真Vivado IP核時遇到的一些問題及解決方案，發(fā)表之后經(jīng)過一年多操作上也有
2021-03-22 10:31:165360 FreeRTOS中的API函數(shù)功能分析及調(diào)用方法說明。
2021-03-26 11:50:3533 本次使用Vivado調(diào)用DDS的IP進行仿真，并嘗試多種配置方式的區(qū)別，設(shè)計單通道信號發(fā)生器（固定頻率）、Verilog查表法實現(xiàn)DDS、AM調(diào)制解調(diào)、DSB調(diào)制解調(diào)、可編程控制的信號發(fā)生器（調(diào)頻調(diào)相）。
2021-04-27 16:33:068131 
vivado提供了DDS IP核可以輸出正余弦波形，配置方法如下
2021-04-27 15:52:1012327 
vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運算（乘法器、除法器、浮點運算器等）、信號處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言中的printf（）函數(shù)），可以直接調(diào)用，非常方便，大大加快了開發(fā)速度。
2021-04-27 15:45:1225681 
在FPGA中配置PLL的步驟及使用方法
2021-05-28 10:01:1721 基于VIVADO的PCIE IP的使用 項目簡述 上一篇內(nèi)容我們已經(jīng)對PCIE協(xié)議進行了粗略的講解。那么不明白具體的PCIE協(xié)議，我們就不能在FPGA中使用PCIE來進行高速數(shù)據(jù)傳輸了嗎？答案是否
2021-08-09 16:22:1015453 
調(diào)用第三方仿真軟件查看波形的過程中存在的一些問題。 1、添加新的觀測信號需要重新仿真 Vivado直接調(diào)用Modelsim/QuestaSim進行仿真時，波形文件里默認只會出現(xiàn)仿真最頂層中包含
2021-09-02 10:12:0610120 
在FPGA實際的開發(fā)中，官方提供的IP并不是適用于所有的情況，需要根據(jù)實際修改，或者是在自己設(shè)計的IP時，需要再次調(diào)用時，我們可以將之前的設(shè)計封裝成自定義IP，然后在之后的設(shè)計中繼續(xù)使用此IP。因此本次詳細介紹使用VIvado來封裝自己的IP，并使用IP創(chuàng)建工程。
2022-04-21 08:58:057941 Vivado IPI （IP Integrator）提供了直觀的模塊化的設(shè)計方法。用戶可以將Vivado IP Catalog中的IP、用戶自己的RTL代碼、或者用戶已有的BD文件添加到IP Integrator中構(gòu)成Block Design，設(shè)計更復(fù)雜的系統(tǒng)，如下圖所示。
2022-07-15 11:39:122894 前年，發(fā)表了一篇文章《VCS獨立仿真Vivado IP核的一些方法總結(jié)》(鏈接在參考資料1)，里面簡單講述了使用VCS仿真Vivado IP核時遇到的一些問題及解決方案，發(fā)表之后經(jīng)過一年多操作上也有些許改進，所以寫這篇文章補充下。
2022-08-29 14:41:554676 今天介紹的是vivado的三種常用IP核：時鐘倍頻（Clocking Wizard），實時仿真（ILA），ROM調(diào)用（Block Memory）。
2023-02-02 10:14:015002 AMD-Xilinx 的 Vivado 開發(fā)工具具有很多方便FPGA開發(fā)功能，我最喜歡的功能之一是block design的設(shè)計流程。Vivado 中的block design是使用RTL IP形式
2023-02-10 14:50:571461 
AMD-Xilinx 的 Vivado 開發(fā)工具具有很多方便FPGA開發(fā)功能，我最喜歡的功能之一是block design的設(shè)計流程。Vivado 中的block design是使用RTL IP形式
2023-02-10 14:51:142840 
AMD-Xilinx 的 Vivado 開發(fā)工具具有很多方便FPGA開發(fā)功能，我最喜歡的功能之一是block design的設(shè)計流程。Vivado 中的block design是使用RTL IP形式
2023-02-10 14:51:191994 
有一天使用Vivado調(diào)用questasim(modelsim估計也一樣)，仿真報錯
2023-05-08 17:12:565357 在仿真Vivado IP核時分兩種情況，分為未使用SECURE IP核和使用了SECURE IP核。
2023-06-06 14:45:432875 
FPGA開發(fā)過程中，vivado和quartus等開發(fā)軟件都會提供時序報告，以方便開發(fā)者判斷自己的工程時序是否滿足時序要求。
2023-06-26 15:29:052343 
在ip目錄里搜索pll，選擇ALTPLL，點擊打開后設(shè)置名稱并自動保存在目錄中。
2023-07-19 16:37:343854 
Modelsim是十分常用的外部仿真工具，在Vivado中也可以調(diào)用Modelsim進行仿真，下面將介紹如何對vivado進行配置并調(diào)用Modelsim進行仿真，在進行仿真之前需要提前安裝Modelsim軟件。
2023-07-24 09:04:435396 
DDS（Direct Digital Frequency Synthesizer） 直接數(shù)字頻率合成器，本文主要介紹如何調(diào)用Xilinx的DDS IP核生成某一頻率的Sin和Cos信號。
2023-07-24 11:23:298502 
Vivado IP核提供了強大的FIFO生成器，可以通過圖形化配置快速生成FIFO IP核。
2023-08-07 15:36:287270 
FPGA開發(fā)中使用頻率非常高的兩個IP就是FIFO和BRAM，上一篇文章中已經(jīng)詳細介紹了Vivado FIFO IP，今天我們來聊一聊BRAM IP。
2023-08-29 16:41:4910361 
在給Vivado中的一些IP核進行配置的時候，發(fā)現(xiàn)有Shared Logic這一項，這里以Tri Mode Ethernet MAC IP核為例，如圖1所示。
2023-09-06 17:05:123014 
Vivado是Xilinx公司2012年推出的新一代集成開發(fā)環(huán)境，它強調(diào)系統(tǒng)級的設(shè)計思想及以IP為核心的設(shè)計理念，突出IP核在數(shù)字系統(tǒng)設(shè)計中的作用。
2023-09-17 15:37:313220 
文章是基于Vivado的 2017.1的版本，其他版本都大同小異。 首先在Vivado界面的右側(cè)選擇IP Catalog 選項。
2023-12-05 15:05:023291 本文介紹了Vidado中FFT IP核的使用，具體內(nèi)容為：調(diào)用IP核>>配置界面介紹>>IP核端口介紹>>MATLAB生成測試數(shù)據(jù)>>測試verilogHDL>>TestBench仿真>>結(jié)果驗證>>FFT運算。
2024-11-06 09:51:435640 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論