国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

VCS獨立仿真Vivado IP核的一些方法總結

FPGA之家 ? 來源:Bug記錄 ? 作者:Bug記錄 ? 2021-03-22 10:31 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

前年,發表了一篇文章《VCS獨立仿真Vivado IP核的一些方法總結》(鏈接在參考資料1),里面簡單講述了使用VCS仿真Vivado IP核時遇到的一些問題及解決方案,發表之后經過一年多操作上也有些許改進,所以寫這篇文章補充下。

在仿真Vivado IP核時分兩種情況,分為未使用SECURE IP核和使用了SECURE IP核。

對于沒有使用SECURE IP核的IP核仿真,只需要在VCS的命令行加上‘-y’選項,并給出庫文件路徑。這些庫文件在$VIVADO_INSTALLER_PATHdataverilogsrc,其中$VIVADO_INSTALLER_PATH是VIVADO的安裝路徑,進入對應的版本號,比如2019.2,進入后找到data文件夾依次往下尋找。找到后可以把這些庫文件復制到虛擬機,每個文件夾的庫文件包含的內容不同,然后如下圖:

即可加入對應的庫文件夾。IP核仿真結束。

對于使用了SECURE IP核仿真的情況,除了要包含上面的這些庫文件外,還要把SECURE IP加入到VCS;

首先,找到SECURE IP文件夾,在$VIVADO_INSTALLER_PATHdatasecureip,將里面的文件復制到虛擬機。每個文件夾包含的功能不同。

之前的文章講接下來的操作如下:

操作上還是太復雜,這里簡化操作如下。首先,VCS在仿真SECURE IP里面的VP文件時,需要加上一句“+verilog2001ext+.vp”,這句話的意思是將VP文件以verilog2001標準執行。出處在:

這是一份日語版本的UG900(參考資料2),但是在最新的UG900 英文版里(參考資料3),并沒有這相關的內容;我的猜測是Xilinx不推薦獨立仿真的方式,更加主推Vivado和VCS聯合仿真,或者使用“export_simulation”等TCL語句將仿真庫編譯好直接使用的方式。

此外,也不需要我們修改SECURE IP文件夾的vcs_secureip_cell.list.f里面的路徑,在makefile文件里使用如下方法:

使用export命令定義XILINX_VIVADO的路徑,這樣vcs_secureip_cell.list.f會根據這個路徑去查找對應的文件。

注意,SECURE IP是加密之后的IP,而VIVADO在2016版本后更換了加密密鑰,所以VCS2017之前的版本只能使用VIVADO2017之前的SECURE IP。

此外,還有網友提出問題,VIVADO項目(source)IP核文件夾里,哪些東西是對仿真有用的?

首先,IP核文件夾里的$IP_NAME_stub.v,$IP_NAME是生成IP的名字,這個文件是沒有用的,它只有對IP的端口定義;其次,進行功能仿真時,可以選擇$IP_NAME_sim_netlist.v,這個文件注釋專門寫著是為功能仿真準備的,推薦使用這類文件;最后,也可以使用$IP_NAME.v,這個文件大多數情況也可以用來仿真。

注意,如果存在$IP_NAME_sim_netlist.v和$IP_NAME.v時,只能選擇一個文件加入仿真,否則會出現redefine的報錯。因為IP核文件夾里面可能存在多個verilog文件,推薦刪去$IP_NAME_stub.v,保留$IP_NAME_sim_netlist.v和$IP_NAME.v中的一個,然后在VCS命令里將文件夾的verilog都包含進來。

可能有人就會問,既然項目里的IP文件夾包含了verilog文件,為什么還要加入那些庫;這些庫大部分是作為基礎庫存在,供各類IP核調用,是它們的相同部分,而項目里的IP文件夾是它們之間不同的部分。

對于IP核文件只有VHDL的情況請看參考資料4。

原文標題:VCS獨立仿真Vivado IP核的問題補充

文章出處:【微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • IP
    IP
    +關注

    關注

    5

    文章

    1862

    瀏覽量

    155809
  • VCS
    VCS
    +關注

    關注

    0

    文章

    80

    瀏覽量

    10298

原文標題:VCS獨立仿真Vivado IP核的問題補充

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    VivadoIP被鎖定的解決辦法

    當使用不同版本的Vivado打開工程時,IP被鎖定的情況較為常見。不同版本的VivadoIP
    的頭像 發表于 02-25 14:00 ?159次閱讀
    <b class='flag-5'>Vivado</b>中<b class='flag-5'>IP</b><b class='flag-5'>核</b>被鎖定的解決辦法

    vivado中,怎么將e203內核源代碼封裝成ip,并添加總線?

    vivado中,怎么將e203內核源代碼封裝成ip,并添加總線?
    發表于 11-10 07:22

    Hbirdv2在vivado2018.3上的仿真工作

    設置為頂層文件并進行仿真 5、觀察波形,檢查其結果是否與預期致 四、總結 本次分享主要是對在vivado中對蜂鳥E203行為級
    發表于 10-31 08:43

    Vivado仿真之后沒有出現仿真結果的解決方法

    ;Run Behavioral Simulation之后,會出現如下圖界面,此時,在Tcl Console中并沒有出現仿真結果。 沒有出現仿真結果的原因是沒有給Vivado時間進行仿真
    發表于 10-31 06:24

    利用vivado實現對e200_opensource 蜂鳥E203代的仿真

    本人發現還有許多朋友在尋找如何仿真蜂鳥E203的方法,并且目前論壇內還沒出現過代蜂鳥E203(基于hbirdkit和nucleikit)仿真教程,由于本人使用的板子便是hbirdki
    發表于 10-31 06:14

    芯來e203移植開發分享(二)——仿真文件簡述與itcm固化程序

    主要有兩個方法: 1、將itcm中的ram替換為vivado的bram ip,通過ip核配置時,加載.verilog文件。 2、在/rtl
    發表于 10-27 06:04

    蜂鳥E203的浮點指令集F的一些實現細節

    降低功耗,因此如果多個IP運算周期設計的不致,如乘法兩個周期,加法個周期時,注意需要讓乘法模塊的clken多延時個周期。而為了節省片
    發表于 10-24 08:57

    vcsvivado聯合仿真

    我們在做參賽課題的過程中發現,上FPGA開發板跑系統時,有時需要添加vivadoip。但是vivado仿真比較慢,
    發表于 10-24 07:28

    Vivado浮點數IP的握手信號

    是1bit1bit進來的,則需要tlast,發完最后個bit時拉高,tuser可以用來配置表示一些用戶需要的信息)。 需要注意的是,本以為只有當數據數據的valid拉高后,IP
    發表于 10-24 07:01

    如何在vivado上基于二進制碼對指令運行狀態進行判斷

    在擴展指令時我們常常需要一些手段來幫助我們判斷指令是否能夠成功運行、運行狀態是否正確。方面,我們可以通過模擬器來實現,另方面,在沒有模擬器的情況下,我們可以通過將所擴展指令的二進制代碼導入
    發表于 10-24 06:46

    vivado上基于二進制碼對指令運行狀態進行判斷

    在擴展指令時我們常常需要一些手段來幫助我們判斷指令是否能夠成功運行、運行狀態是否正確。方面,我們可以通過模擬器來實現,另方面,在沒有模擬器的情況下,我們可以通過將所擴展指令的二進制代碼導入
    發表于 10-24 06:31

    Vivado浮點數IP一些設置注意點

    Vivado浮點數IP一些設置注意點 我們在vivado2018.3中使用了Floating-point(7.1)
    發表于 10-24 06:25

    如何在Vivado仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序

    如標題所示,我們分享如何在Vivado仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序 具體步驟 1. 將蜂鳥soc移植到Vivado 只要將端口映射好,注意配置好時鐘和
    發表于 10-21 11:08

    vivado仿真時GSR信號的影響

    利用vivado進行設計xilinx FPGA時,寫完設計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發表于 08-30 14:22 ?1360次閱讀
    <b class='flag-5'>vivado</b><b class='flag-5'>仿真</b>時GSR信號的影響

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒有輸出,不知道哪里出了問題,有經驗的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測試工程,用Matlab產生的數據源,調用turbo編碼器生成編碼數據,將
    發表于 06-23 17:39