国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Vivado 如何調用ROM IP核

454398 ? 來源:CSDN博主 ? 作者:TimeAmber ? 2020-11-20 15:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

.coe格式的數據文件簡介

在Vivado中,對rom進行初始化的文件是.coe文件.它的格式如下:

memory_initialization_radix=10;
memory_initialization_vector =
65534,
65533,
...,
60211;

其中,memory_initialization_radix=10; 表示文件存儲數據的進制,10即為10進制,memory_initialization_vector是數據向量,等號后面的數字就是數據向量,使用逗號隔開數據,分毫表示結束。

小結:
① .coe文件的前兩行的開頭格式是固定的,不能改變的
② 所存儲的數據數量與大小是與設計rom的位寬和深度相對應的

使用matlab生成.coe文件

以下面的程序為例,演示了生成位寬為16bit,深度為1024的rom生成初始化文件:

width=16;   %rom的位寬
depth=1024; %rom的深度
x=linspace(0,2*pi,depth);  %在一個周期內產生1024個采樣點
y_cos=cos(x);   %生成余弦數據
y_cos=round(y_cos*(2^(width-1)-1))+2^(width-1)-1;  %將余弦數據全部轉換為整數

fid=fopen('C:/Users/Administrator/Desktop/cos_coe.coe','w');  %創建.coe文件
fprintf(fid,'%d,/n',y_cos);  %向.coe文件中寫入數據
fclose(fid);  %關閉.coe文件

注意,windows中換行符可能是/r/n

再編輯.coe文件,推薦使用notepad++打開,并:

① 在前兩行添加:

memory_initialization_radix=10;
memory_initialization_vector =

② 將最后一行的逗號改為分號.

Vivado中ROM IP核的使用

① 在project manager選擇IP Catalog:

② 找到Block Memory Generator,并雙擊:

③ 在下面的界面中進行ROM的設置,在Other Options欄中設置剛剛設置好的.coe文件的位置,推薦將該文件放在工程目錄下面。并點擊OK,即可完成ROM的設置,成功會的結果如下所示:

④ 完成上面的操作之后可以在工程文件中調用該ROM IP核,調用的方式是在IP Source中打開所生成的ROM IP核,再打開*.v文件,如下圖所示:

復制該文件中的調用語句:

module rom_data_i(clka, addra, douta)
/* synthesis syn_black_box black_box_pad_pin="clka,addra[16:0],douta[15:0]" */;
  input clka;
  input [16:0]addra;
  output [15:0]douta;
endmodule

模仿該格式就可以調用IP核。

編輯:hfy


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • ROM
    ROM
    +關注

    關注

    4

    文章

    579

    瀏覽量

    89068
  • 存儲數據
    +關注

    關注

    0

    文章

    90

    瀏覽量

    14471
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71107
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    VivadoIP被鎖定的解決辦法

    當使用不同版本的Vivado打開工程時,IP被鎖定的情況較為常見。不同版本的VivadoIP
    的頭像 發表于 02-25 14:00 ?172次閱讀
    <b class='flag-5'>Vivado</b>中<b class='flag-5'>IP</b><b class='flag-5'>核</b>被鎖定的解決辦法

    基于AXI DMA IP的DDR數據存儲與PS端讀取

    添加Zynq Processing System IP,配置DDR控制器和時鐘。7000系列的Zynq可以參考正點原子DMA回環測試設置。
    的頭像 發表于 11-24 09:25 ?3239次閱讀
    基于AXI DMA <b class='flag-5'>IP</b><b class='flag-5'>核</b>的DDR數據存儲與PS端讀取

    使用AXI4接口IP進行DDR讀寫測試

    本章的實驗任務是在 PL 端自定義一個 AXI4 接口的 IP ,通過 AXI_HP 接口對 PS 端 DDR3 進行讀寫測試,讀寫的內存大小是 4K 字節。
    的頭像 發表于 11-24 09:19 ?3730次閱讀
    使用AXI4接口<b class='flag-5'>IP</b><b class='flag-5'>核</b>進行DDR讀寫測試

    vivado中,怎么將e203內核源代碼封裝成ip,并添加總線?

    vivado中,怎么將e203內核源代碼封裝成ip,并添加總線?
    發表于 11-10 07:22

    Windows環境下用Vivado調試E203

    下的system.v文件,這是我們的頂層設計文件。 第二步 手動添加IP 根據e203_hbirdv2-masterfpgamcu200tscript目錄下的ip.tcl的描述,有兩個IP
    發表于 11-05 06:25

    VDMA IP簡介

    VDMA端口信號 S_AXI_LITE:PS端可以通過AXI_LITE協議對IP進行控制; S_AXIS_S2MM:視頻流(AXI STREAM)輸入到IP的FIFO中
    發表于 10-28 06:14

    vcs和vivado聯合仿真

    我們在做參賽課題的過程中發現,上FPGA開發板跑系統時,有時需要添加vivadoip。但是vivado仿真比較慢,vcs也不能直接對添加了viv
    發表于 10-24 07:28

    Vivado浮點數IP的握手信號

    Vivado浮點數IP的握手信號 我們的設計方案中,FPU計算單元將收到的三條數據和使能信號同步發給20多個模塊,同時只有一個模塊被時鐘使能,進行計算,但結果都會保留,發給數選。計算單元還需接受
    發表于 10-24 07:01

    Vivado浮點數IP的一些設置注意點

    Vivado浮點數IP的一些設置注意點 我們在vivado2018.3中使用了Floating-point(7.1)IP
    發表于 10-24 06:25

    ram ip的使用

    決定的。 ram 主要用來存放程序及程序執行過程中產生的中間數據、 運算結果等。 rom為只讀存儲器,只能讀取數據而不能向里面寫入數據。 本次講解的ram ipram指的是bram,即block
    發表于 10-23 07:33

    FPGA利用DMA IP核實現ADC數據采集

    DMA IP來實現高效數據傳輸的步驟,包括創建項目、配置ADC接口、添加和連接DMA IP、設計控制邏輯、生成比特流、軟件開發及系統集成。文章還強調了系統實現中不可或缺的
    的頭像 發表于 07-29 14:12 ?5099次閱讀

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒有輸出,不知道哪里出了問題,有經驗的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測試工程,用Matlab產生的數據源,
    發表于 06-23 17:39

    JESD204B IP的配置與使用

    物理層的位置,一種是物理層在JESD204 IP里;另外一種是物理層在JESD204 IP外部,需要再配置JESD204 phy IP進行使用。
    的頭像 發表于 05-24 15:05 ?2338次閱讀
    JESD204B <b class='flag-5'>IP</b><b class='flag-5'>核</b>的配置與使用

    vivado IPcordic中sin和cos的計算

    Architectural Configuration選擇為并行模式,具有單周期數據吞吐量和較大的硅面積。具有并行結構配置的CORDIC使用移位相加子級數組并行實現這些移位相加操作。該并形電路的實現規模與(內部精度 * 迭代次數)成正比。
    的頭像 發表于 05-03 18:16 ?1620次閱讀
    <b class='flag-5'>vivado</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>cordic中sin和cos的計算

    一文詳解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于將視頻源(帶有同步信號的時鐘并行視頻數據,即同步sync或消隱blank信號或者而后者皆有)轉換成AXI4-Stream接口形式,實現了接口轉換。該IP還可使用VTC
    的頭像 發表于 04-03 09:28 ?2772次閱讀
    一文詳解Video In to AXI4-Stream <b class='flag-5'>IP</b><b class='flag-5'>核</b>