編程平臺廠商賽靈思公司（Xilinx,Inc.）近日宣布推出最新版 ISE? 13.2 設計套件，為28nm 7系列產品，包括將于近期面世的Virtex-7 VX485T提供支持。同時，最新版本的ISE設計套件將采用堆疊硅片互聯技術構建的業界最高密度的 Virtex?-7 2000T 器件的設計性能提高了 25%。最新版 ISE 軟件還增強了 PlanAhead? 設計分析工具的功能，不僅為 Virtex-7 和 Kintex-7 提供部分重配置功能支持，而且其前端到后端綜合項目管理環境提高了 Spartan?-6 FPGA、Virtex-6 FPGA 以及所有三個 7 系列產品的設計效率，包括為低成本的 Artix-7 系列提供初期支持。

利用 PlanAhead 工具提高工作效率

屢獲殊榮的 ISE 設計套件可為設計人員提供所需的工具，并幫助他們促進全球設計團隊協同設計，快速獲得關鍵設計考慮事項的反饋，掌握 XPower 評估工具實現低功耗優化的最佳實踐方法，通過智能時鐘門控技術降低動態功耗。所有這些都能通過 PlanAhead 工具實現。

PlanAhead 工具已由業界一流的 I/O 引腳規劃器和布局規劃器演進為一種可加速投產的綜合開發環境，其獨特的前端到后端綜合環境，可對 RTL 開發、IP 集成、驗證、綜合、布局布線等每個設計階段進行設計分析。最終實現功耗、資源利用和性能的快速整合，并減少耗時的設計迭代次數。

PlanAhead 工具的增強功能包括新型時鐘域互動報告、提示信息語言的本地化以及針對 7 系列倒裝片 BGA (FFG) 封裝的同步轉換輸出 (SSO) 支持。升級后的 XPower (XPE) 評估工具使設計人員能夠高度準確地預測功耗，賽靈思與TSMC合作開發的高介電層金屬閘(HKMG) 高性能低功耗工藝技術與全系列產品所采用的統一 FPGA 架構相結合，實現了同類最低的FPGA功耗，滿足典型的設計需求。

賽靈思軟件和工具高級市場營銷總監 Tom Feist 表示：“PlanAhead 的一大優勢在于將創新設計、分析、規劃和實現緊密結合在一起，顯著提高了設計效率。就傳統 FPGA 流程而言，有關關鍵設計參數的反饋只有在設計流程末期才能獲得。而賽靈思將繼續高度關注綜合和布局布線的運行時間問題，同時我們也認識到減少設計迭代次數同樣是加速開發進程的關鍵所在。確保每次運行時序一致性的預先設計分析和設計保存流程對于我們新型 7 系列器件的客戶來說至關重要。”

?