近日，作為國內領先的系統級驗證EDA解決方案提供商，芯華章分別攜手飛騰信息技術、中興微電子在IC設計驗證領域最具影響力的會議DVCon China進行聯合演講，針對各個場景下驗證中的“硬骨頭”問題，用實際案例詮釋“AI+EDA”如何重塑驗證效率，讓大家實實在在的看見國產驗證EDA技術落地的扎實與生態協同創新的力量。

破解復雜算子驗證困局

從 “高門檻” 變 “高效能”

在高性能CPU與AI芯片設計中，浮點運算、矩陣乘等復雜算子的驗證長期面臨“覆蓋不全、效率低下”的挑戰。傳統仿真方法難以窮舉海量邊界條件，而手動形式化驗證的高門檻讓眾多團隊望而卻步。

芯華章與飛騰聯合攻關，將AI算法深度融入芯華章GalaxEC-HEC高階等價性驗證工具，通過智能案例拆分與數學化證明引擎，實現了從算法級到RTL級的精準映射——雙精度乘加算子證明時間從89小時降至11小時，單精度乘加從86小時壓縮至1小時。

這一突破在飛騰某國產CPU項目中轉化為實實在在的工程價值：在沒有增加太多人力資源的情況下，實現了將近9倍于項目1算子數量的證明。

飛騰高級IC設計工程師鄭帥克表示，“芯華章GalaxEC-HEC不僅提升了驗證效率，更在AI的加持下實現了全算子‘精準掃描’，它讓我們從依賴經驗篩選驗證重點轉向數據驅動全場景覆蓋，為國產 CPU 的自主創新筑牢根基。”

LLM 讓復雜斷言生成

從 “人工苦旅” 走向 “智能生成”

SystemVerilog 斷言（SVA）在形式屬性驗證（FPV）中對于確保設計的正確性至關重要，但復雜時序邏輯的手工編寫耗時耗力，且容易因邊界條件遺漏導致驗證漏洞。

芯華章與中興微電子瞄準這一痛點，聯合研發基于大語言模型（LLM）的SVA生成并引入工業級創新評估系統SVAEval。該框架通過迭代式提示優化和指標評估，顯著提升了由大型語言模型生成的 SVA 的質量。

在真實項目驗證中，該系統展現出強大的場景適配能力：面對“信號變化后10 周期內目標信號匹配”、“異步時鐘域斷言同步”等復雜需求，可自動生成包含臨時變量、時間窗口及跨時鐘域處理的斷言代碼，覆蓋傳統手動編寫易遺漏的20%以上邊界場景。

中興微電子研發團隊實測顯示，pass5@較基線提升59%，復雜斷言開發效率提升40%以上，原本需要3天的調試周期縮短至數小時。

中興微電子IC驗證經理商思航指出，“通過自動化 SVA 的生成和評估，我們顯著提升了大語言模型生成SVA的質量，大幅減少了驗證工程師耗時耗力的SVA編寫工作。同時也讓驗證工程師能夠將精力聚焦于設計規范的深度分析和邊界驗證條件挖掘，避免過多關注SVA語法自身，降低了人工成本，大大提升了驗證效率。”

在深度融合項目實踐中，芯華章將技術洞察、創新經驗及技術突破進行系統化沉淀。此次，芯華章分別與中興微電子、EDA國創中心合作發布《LLM based SVA Generation with Formal Evaluation》、《Automated SVA Generation with LLMs》，兩篇研究成果成功入選2025 DVCon China論文。

這些研究成果錨定AI驅動驗證技術前沿，既深入解析復雜斷言生成系統如何借助LLM實現效率突破的技術細節，也全面探討國產大模型在EDA領域規模化應用的方法論，為行業貢獻了可復用的技術路徑與實踐參考。

協同創新夯實產業生態

把握 AI 機遇，共創差異化價值

AI的快速發展與廣泛應用，催生了對算力、功耗優化的多元需求。在AI算力需求爆發、存儲技術迭代、系統架構多元化的行業趨勢下，底層芯片產業鏈正經歷深度創新，市場也迎來了更豐富的發展機遇。對芯華章而言，AI帶來的機遇遠不止于工具層面的突破，更在于與客戶建立深度協同、實現價值共創的契機。

差異化價值的創造，核心在于深度理解客戶需求并實現技術落地的精準匹配。芯華章始終將客戶需求作為技術創新的起點：無論是算子驗證時追求 “算透”，還是斷言生成時力求 “精準”，亦或是通過智能優化仿真速度、精準定位調試問題，讓每一項技術探索始終緊貼產業一線痛點展開，讓每一次創新都經過實際項目的打磨。

未來，芯華章將持續探索“AI+EDA”創新路徑，與客戶共同研發適配其技術路線的驗證方案，為客戶提供更加高效、可靠的驗證解決方案，實現從需求響應到價值共創的跨越。