伦伦影院久久影视,天天操天天干天天射,ririsao久久精品一区 ,一本大道香蕉大久在红桃,999久久久免费精品国产色夜,色悠悠久久综合88,亚洲国产精品久久无套麻豆,亚洲香蕉毛片久久网站,一本一道久久综合狠狠老

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

易靈思 FPGA TJ375的PLL的動態配置

XL FPGA技術交流 ? 2025-07-14 18:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

TJ375已經支持PLL的動態配置。打開PLL在Advance Settings中的Dynamic Reconfiguration中勾選Enable就可以了。最大可以支持85組配置參數。動態配置框圖如下:

wKgZO2hwbJ-AR4QdAAEZyS4KCKk183.png

(1)在interface中打開動態配置功能

使用PLL動態配置功能需要打開PLL的reset和lock信號

wKgZO2hwbJ-AZIZCAACeOfx_K7A209.png

需要兩個時鐘,pll_cfg_clk_i 和 pll_cfg_clk, pll_cfg_clk_i是一個輸入時鐘,pll_cfg_clk是動態配置的輸出時鐘,

通過另一個PLL產生一個pll_CFG_CLK_i

wKgZO2hwbJ-ANEUwAAB26iaksv0930.png

在生成動態配置IP之前要先配置PLL的hex

step1:把PLL配置成50M

wKgZO2hwbJ-AY8woAAFJP4hLTiQ140.png

(2)添加配置參數。點擊 Reconfiguration Wizard就可以看到該組參數的配置,點擊verify確認參數是否正常;再點擊Export生成相應的參數到hex文件;

wKgZO2hwbJ-AcBTQAAEHAAR7dw0174.png

wKgZO2hwbJ-ADeL7AAAo5_AQj-A965.png

把PLL的輸出修改成100M輸出。

wKgZO2hwbJ-AAA_jAAFD4ETuESM063.png

再次點擊 Reconfiguration Wizard就可以看到該組參數的配置,點擊verify確認參數是否正常;再點擊Export生成相應的參數到hex文件;

wKgZO2hwbJ-AMgGbAAEzHHa_s0Y958.png

wKgZO2hwbKCAPUv4AAAuYwPqxjY369.png

從生成的hex文件可以看到數據有所增加,說明有兩個組配置參數。

(3)添加IP.在interface里面設置完成之后就可以添加IP了

wKgZO2hwbKCATTzyAABEB0gZjGU390.png

wKgZO2hwbKCAMDI4AACz_f4Oa-k621.png

RAM Hex file path就是之前生成的hex文件的路徑;

PLL instance name就是我們在interface中例化的PLL的名字;

Initial Reference clock Setting :PLL的參考時鐘的源,要對于interface中例化的PLL的參考源。再來看下PLL的配置就更清楚了。

wKgZO2hwbKCADm9pAABSb9J5WcQ452.png

IP 端口說明

port I/O clock Domain
user_pll_en O 連接PLL的復位信號
pll_cfg_clk O 動態配置時鐘,要與interface內部輸入的時鐘名一致,25 - 150MHz,應該是pll_cfg_clk_i的二分頻生成時鐘
pll_cfg_clk_i I 50 - 300MHz
pll_cfg_rst_n_i 復位PLL動態配置。只有pll_recfg_in_progress為低時才允許斷言。
pll_select_pcr I pll_cfg_clk_i 把PLL切回PCR設置。
pll_cfg_start I pll_cfg_clk_i 拉高該信號啟動PLL動態配置。實測一個時鐘周期即可。

PCR: Peripheral Configuration Register PLL在interface中設置的初始值 。可以通過把pll_select_pcr拉高來恢復到初始值

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1661

    文章

    22445

    瀏覽量

    637510
  • 易靈思
    +關注

    關注

    6

    文章

    65

    瀏覽量

    5550
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    PLL控制器和分辨率模式切換詳解

    pll_controller.v 是一個PLL動態配置控制器,用于根據不同的視頻模式(mode)動態
    的頭像 發表于 03-13 10:00 ?132次閱讀
    <b class='flag-5'>PLL</b>控制器和分辨率模式切換詳解

    基于eMMC IP的Linux系統加載方案

    eMMC全稱為 embedded Multi Media Card,主要用于非失性存儲,它彌補了 FPGA 芯片自身存儲能力的不足,為 FPGA 提供一個高集成度、大容量、低成本、且易于使用的“硬盤”或“固態硬盤”解決方案。
    的頭像 發表于 12-23 14:19 ?7305次閱讀
    基于<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>eMMC IP的Linux系統加載方案

    助力2025年全國大學生嵌入式芯片與系統設計競賽圓滿落幕

    2025年11月30日,第八屆全國大學生嵌入式芯片與系統設計競賽——FPGA創新設計賽道全國總決賽在南京圓滿落下帷幕。在這場代表國內FPGA領域最高水平的大學生賽事中,
    的頭像 發表于 12-23 14:15 ?2297次閱讀

    FPGA DSP原語使用方法

    在現代數字信號處理(DSP)應用中,FPGA(現場可編程門陣列)憑借其高度并行性、可定制性和靈活性,已成為加速信號處理任務的核心硬件平臺之一。
    的頭像 發表于 12-10 10:32 ?5658次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b> DSP原語使用方法

    FPGA RISC-V自定義指令的使用方法

    功耗設備到高性能計算。提供完整的RISC-V 解決方案,致力于讓開發者和硬件設計人員可以根據需要自定義和擴展指令集,且無需擔心專有技術的限制。
    的頭像 發表于 11-24 11:36 ?5387次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b> RISC-V自定義指令的使用方法

    Sapphire SoC中RISC-V平臺級中斷控制器深度解析

    隨著 RISC -V處理器在 FPGA 領域的廣泛應用, FPGA 的 Sapphire RISC-V 內核憑借軟硬核的靈活支持,為
    的頭像 發表于 11-08 09:35 ?7919次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Sapphire SoC中RISC-V平臺級中斷控制器深度解析

    助力上海集成電路緊缺人才培訓項目順利結課

    的核心企業,深度參與本次培訓,從技術理論到實戰操作全程賦能,與學員們共同探索FPGA的創新應用與未來潛力。
    的頭像 發表于 10-13 14:59 ?1038次閱讀

    2025 FPGA技術研討會成都站圓滿收官

    金秋九月,芯聚蓉城。9月16日下午,(Elitestek)在成都希頓酒店成功舉辦了以“蓉芯聚力·啟未來”為主題的技術研討會。本次盛會吸引了成都及周邊地區眾多行業工程師、技術愛好
    的頭像 發表于 09-18 11:42 ?3346次閱讀

    特威第二屆機器視覺方案大會圓滿收官

    近日,由特威聯合舉辦的第二屆機器視覺方案大會在深圳福田會展中心成功舉行。本次大會以技術驅動與應用落地為核心,匯聚了行業專家、合作伙伴與資深工程師,共同探討了機器視覺領域的前沿
    的頭像 發表于 09-02 12:51 ?957次閱讀

    特威第二屆機器視覺大會即將舉辦

    去年盛夏,首屆特威機器視覺技術大會點燃了行業創新的火花。
    的頭像 發表于 08-13 09:53 ?1311次閱讀

    與南京大學集成電路學院暑期課程圓滿結課

    近日,由國產FPGA領軍企業與南京大學集成電路學院聯合舉辦的“深度學習與硬件加速”暑期課程圓滿結課。本次課程為期5天(7月7日至7月11日),面向大三本科生,旨在通過理論與實踐結
    的頭像 發表于 07-17 11:33 ?2844次閱讀

    PLL技術在FPGA中的動態調頻與展頻功能應用

    隨著現代電子系統的不斷發展,時鐘管理成為影響系統性能、穩定性和電磁兼容性(EMI)的關鍵因素之一。在FPGA設計中,PLL因其高精度、靈活性和可編程性而得到廣泛應用,本文將深入探討PLL技術在
    的頭像 發表于 06-20 11:51 ?2731次閱讀
    <b class='flag-5'>PLL</b>技術在<b class='flag-5'>FPGA</b>中的<b class='flag-5'>動態</b>調頻與展頻功能應用

    PLL用法

    FPGA在生成PLL的方式與別的廠家稍有區別,這與其的core和interface架構是相對應的。對于
    的頭像 發表于 06-07 16:18 ?1458次閱讀
    <b class='flag-5'>PLL</b>用法

    邀您相約2025上海國際汽車工業展覽會

    第二十一屆上海國際汽車工業展覽會將于2025年4月23日至5月2日在國家會展中心上海舉行。作為專注于FPGA芯片領域的創新型企業,將攜基于16nm鈦金系列
    的頭像 發表于 04-16 09:18 ?1173次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>邀您相約2025上海國際汽車工業展覽會

    2025 FPGA技術研討會北京站圓滿結束

    2025FPGA技術研討會北京站于4月10日在北京麗亭華苑酒店圓滿結束!本次研討會吸引了來自全國各地的行業專家、工程師及企業代表踴躍參與,現場座無虛席,氣氛熱烈。
    的頭像 發表于 04-16 09:14 ?1426次閱讀