本章的實驗任務是在 PL 端自定義一個 AXI4 接口的 IP 核，通過 AXI_HP 接口對 PS 端 DDR3 進行讀寫測試，讀寫的內存大小是 4K 字節。
2025-11-24 09:19:42
3467 
microblaze和jtag-to-axi（jtag2axi）雖然也提供了訪問axi總線的能力，但是依賴于xilinx平臺。而uart-to-axi（uart2axi4）橋接器并不依賴任何平臺
2025-12-02 10:05:431842 
Video Frame Buffer IP 簡介 Video Frame Buffer Read/Write IP 支持您將視頻數據從存儲器域（AXI4 存儲器映射接口）遷移
2020-11-16 15:23:016402 
AXI （Advanced eXtensible Interface） 本是由ARM公司提出的一種總線協議， Xilinx從 6 系列的 FPGA 開始對 AXI 總線提供支持，目前使用 AXI4
2020-12-04 12:22:449054 
/ip_documentation/axi_10g_et... IP核提供一個MAC模塊和一個PCS/PMA模塊，PCS/PMA模塊支持10GBASE-R/10GBASE-KR。客戶端接口協議為AXI4 Stream
2020-12-30 12:56:305312 
賽靈思 AXI Verification IP (AXI VIP) 是支持用戶對 AXI4 和 AXI4-Lite 進行仿真的 IP。它還可作為 AXI Protocol Checker 來使用。
2022-07-08 09:24:172976 在 AXI 基礎第 2 講 一文中，曾提到賽靈思 Verification IP (AXI VIP) 可用作為 AXI 協議檢查工具。在本次第4講中，我們將來了解下如何使用它在 AXI4 (Full) 主接口中執行驗證（和查找錯誤）。
2022-07-08 09:31:384371 AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互連以及其他AXI4系統外設上生成特定序列（流量）。它根據IP的編程和選擇的操作模式生成各種類型的AXI事務。是一個比較好用的AXI4協議測試源或者AXI外設的初始化配置接口。
2023-11-23 16:03:455162 
AXI接口FIFO是從Native接口FIFO派生而來的。AXI內存映射接口提供了三種樣式：AXI4、AXI3和AXI4-Lite。除了Native接口FIFO支持的應用外，AXI FIFO還可以用于AXI系統總線和點對點高速應用。
2025-03-17 10:31:111914 
Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數據，即同步sync或消隱blank信號或者而后者皆有)轉換成AXI4-Stream接口形式，實現了接口轉換。該IP還可使用VTC核，VTC在視頻輸入和視頻處理之間起橋梁作用。
2025-04-03 09:28:142418 
AXI直接數值存取（Drect Memory Access，DMA）IP核在AXI4內存映射和AXI4流IP接口之間提供高帶寬的直接內存訪問。DMA可以選擇分散收集（Scatter Gather
2025-04-03 09:32:242246 
和功能。為了避免命名沖突，對于具有多個AXI4S輸入接口的IP，信號前綴s_axis_video應該附加到s_axis_videok，其中k是各個輸入AXI4S的索引；例如，對于流0
2022-11-14 15:15:13
AXI4協議基于猝發式傳輸機制。在地址通道上，每個交易有地址和控制信息，這些信息描述了需要傳輸的數據性質。主從設備間的數據傳輸有兩種情況，一種是主設備經過寫通道向從設備寫數據（簡稱寫交易
2021-01-08 16:58:24
最近在搞AXI4總線協議，有一個問題困擾了兩天，真的，最后知道真相的我，差點吐血。 問題是這樣的，我設置了突發長度為8，結果，讀了兩個輪回不到，斷了，沒有AWREDATY信號了，各種找，最后發現設置
2016-06-23 16:36:27
如果在仿真的時候出現可以寫，可以讀，但是讀出來的數據一直是那么幾個的問題，很有可能，你和我一樣，是個馬大哈了，去看DQ，是不是地址也來來去去就那么幾個？是的話，可以考慮考慮你的地址的問題，AXI4
2016-06-24 16:25:38
我想知道AXI4流互連IP 2中True Round-Robin和Round-Robin仲裁方案之間的區別，特別是當所有從接口都不活動時。我已經參考了文檔PG085，并提到“如果所有從接口都不活動
2020-05-20 14:51:06
Checker IP 的檢測呢 ？ https://www.xilinx.com/support/documentation/ip_documentation/axi_protocol_checker/v2_0
2020-02-28 13:44:01
的數據流標識符。xilinx封裝的ip中沒有此信號。 9.TDEST 用于提供路由信息，xilinx封裝的ip中沒有此信號。 10.TUSER AXI4協議留給用戶自定義的。xilinx封裝的ip中沒有
2021-01-08 16:52:32
，而是接受不應該通過的其他CAN消息。我已多次閱讀LogiCORE IP CAN v5.0產品指南，并檢查了AFR，AFMR和AFID寄存器的設置。我正在使用CAN B（擴展ID） -J1939 CAN
2019-04-02 10:37:07
XILINX MIG(DDR3) IP的AXI接口與APP接口的區別以及優缺點對比
2021-11-24 21:47:04
我想我在Xilinx 2015.4生成的verilog AXI組件代碼中發現了一個問題。為清楚起見，我選擇了“工具>創建和打包IP”，選擇“創建AXI4外設”，并選中“啟用中斷支持”。我能夠
2020-08-12 06:43:37
NVMe AXI4 Host Controller IP1介紹NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD，無需CPU，自動加速處理所有的NVMe協議命令
2025-11-14 22:40:50
今天有空來學習一下xilinx的axi_iic ip。下面的鏈接是xilinx官網關于axi_iic的數據手冊，大家點一下就可以看了pg090-axi-iic pdf數據手冊先給我們這個ip的頂層
2022-01-18 07:00:13
您可以將協議斷言與任何旨在實現AMBA?4 AXI4的接口一起使用?, AXI4 Lite?, 或AXI4流? 協議通過一系列斷言根據協議檢查測試接口的行為。
本指南介紹SystemVerilog
2023-08-10 06:39:57
XHB將AXI4協議轉換為AHB-Lite協議，并具有AXI4從接口和AHB-Lite主接口。有關AXI4事務如何通過XHB橋接到AHB-Lite的信息，請參閱第2-2頁的表2-1
2023-08-02 06:51:45
can be created using Xilinx AXI IP. The use of AXI Interconnect, Memory Interface Generator (MIG
2012-01-26 18:57:03
廣泛應用 。隨著時間的推移，AXI4的影響不斷擴大。目前，由Xilinx提供的大部分IP接口都支持AXI4總線，使得系統中不同模塊之間的互連更加高效。這也讓基于這些IP的開發變得更加快捷、方便和可靠
2025-06-02 23:05:19
這是NVMe控制器IP設計系列博客之一，其他的見本博客或csdn搜用戶名：tiantianuser。相關視頻見B站用戶名：專注與守望。
接口轉換模塊負責完成AXI4接口與控制器內部的自定義接口之間
2025-05-10 14:33:03
的fifo接口)，用戶只要操作fifo接口，無需關心PCIE的內部驅動。為了便于讀者更加明白，可以深入了解PCIE，我們將會制作一個PCIE的連載系列。今天，首先說一下自定義AXI4的IP核，至于AXI4
2019-12-13 17:10:42
AXI 總線是一種高速片內互連總線，其定義于由 ARM 公司推出的 AMBA 協議中，主要用于高性能、高帶寬、低延遲、易集成的片內互連需求。AXI4 總線是第四代 AXI 總線，其定義了三種總線接口
2025-06-24 18:00:11
一同反饋給主機。AXI4 總線的通道結構如圖 1所示。
圖1 AXI4 總線的通道結構圖
相關視頻感興趣者，請搜B站用戶名： 專注與守望
或鏈接：
https://space.bilibili.com/585132944/upload/video?
2025-06-24 18:02:23
這是SoC Designer AXI4協議包的用戶指南。該協議包包含SoC Designer組件、探針和ARM AXI4協議的事務端口接口（包括對AMBA4 AXI的支持）。
2023-08-10 06:30:18
或起點嗎？此外，我的VHDL模塊具有AXI4流接口，而其他模塊具有自定義接口。如何使它們兼容？將等待有用的回復。問候
2020-05-22 09:24:26
Vivado中實現一個AXI4接口的IP核，用于對DDR3進行讀寫測試。本章包括以下幾個部分：99.1簡介9.2實驗任務9.3硬件設計9.4軟件設計9.5下載驗證9.1簡介我們在前面的實驗中介紹了一些
2020-10-22 15:16:34
原子公眾號，獲取最新資料第十五章AXI4接口之DDR讀寫實驗Xilinx從Spartan-6和Virtex-6系列開始使用AXI協議來連接IP核。在7系列和ZYNQ-7000 AP SoC器件中
2020-09-04 11:10:32
我根據以下快速拍攝視頻完成了我的設計：http://www.xilinx.com/video/hardware/using-jtag-to-axi-master-in-vivado.html在視頻
2020-08-12 09:16:08
問候，因此，我在創建IP外設并在VIVADO中使用ZYBO板單擊“使用AXI4 BFM仿真接口驗證外設IP”選項時收到此錯誤消息。我只想看到AXI接口的模擬我甚至沒有它的邏輯，我創建了一個虛擬項目
2019-04-12 15:17:23
HI， 我正在嘗試使用浮點IP在Zedboard上生成一個系統（SoC）（使用VIVADO 2016.4）。由于這個IP具有分層接口，我使用AXI DMA將此ip添加到AXI系統總線。但現在我的問題是如何使用Xilinx SDK檢查此IP？ （表示如何向IP發送輸入以及如何檢查輸出）。謝謝
2020-05-26 14:04:10
多選一的抉擇相較于Axi4寫通路，多通路的多選一就容易多了。對于Axi4ReadOnlyArbiter，其僅需處理兩個問題：Ar通路多端口仲裁，其處理和寫通路aw通路基本相同，采用多端口RR調度即可
2022-08-08 14:32:20
大家好。我目前正在使用GTH收發器實現更復雜的設計，這些收發器工作在2.8 GHz（5.6GB），我想知道我是否可以使用AXI4流以某種方式從收發器中提取輸入數據。有沒有辦法將數據寫入內存并
2019-05-05 13:14:10
你好是否可以使用帶有AXI4接口的邏輯核心ip reed solomon編碼器版本9。問候Rose Varghese
2020-05-20 15:44:58
be experienced AXI4-Stream to Video Out IP core？Is there any special keys I need to pay attention to make
2019-03-08 10:00:05
我想在ZYNQ上的PS也就是ARM上跑linux系統，然后PL中有加入一個AXI4的IP，IP中有多個寄存器，我不知道該如何開發驅動程序來對這個寄存器列表進行讀寫。然后單個寄存器在Embedded
2015-07-22 19:11:29
讀寫分離的設計在Axi4總線中，讀和寫通道是完全相互獨立，互不干擾。故而無論是在設計Decoder還是Arbiter時，均可以采用讀寫分離的方式。如前文所述，SpinalHDL在基于Axi4總線
2022-08-03 14:27:09
，ar）共用一組信號的接口(arw,w,b,r)。關于總線互聯的設計凡是設計中用到Axi4總線的設計總離不開總線互聯。在Xilinx FPGA使用中，VIvado針對Axi4總線提供了豐富的IP，對于
2022-08-02 14:28:46
嗨，我已經通過以太網MAC IP作為“LogiCORE IP 10千兆以太網MAC v13.1”U.G. PG072。由于我對AXI沒有太多了解，因此我幾乎沒有查詢讀取AXI4-Stream接口
2020-04-28 10:00:42
大家好。我遇到了xilinx視頻內核的問題，并試圖解決這個問題好幾周但都失敗了。有人能給我一些關于AXI4-Stream到Video核心的技巧嗎？我試圖在我的項目中實現Video Scaler核心
2019-11-08 09:53:46
microblaze通過串口讀寫FPGA內部axi4總線上的寄存器
2020-12-23 06:16:11
不正確嗎？我正在使用的AXI4-Stream FIFO版本是LogiCORE IP FIFO Generator v9.3我已經附上了png，以防它不清楚謝謝，杰姆
2019-08-12 07:29:20
UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入門指南
2008-07-28 15:45:41
50 Xilinx ISE Design Suite 12.4 現在將更好地幫助您全面提升和改進設計。
Spartan-6 FPGA 將靜態功耗削減 30%，性能提升 12%
AMBA 4 AXI4 工具和 IP 支持現已開始投產，可滿足即插即用
2010-12-23 21:55:071310 你可以將兩塊FPGA甚至是兩塊FPGA板捆綁在一起，使用并行或串行I/O以及Chip2Chip LogiCORE和AXI IP的組合，使他們相當于一個器件進行工作。這在新的應用筆記“AXI
2017-02-09 02:11:083297 Northwest Logic? 的 ?DMA? 內核現已支持 ?Vivado? 設計套件中的 ?IP? 集成器工具流。 IP? 集成器流可為客戶簡化將基于 ?AMBA? AXI4? 接口的 ?IP
2017-02-09 08:12:36466 
了解如何使用Xilinx AXI驗證IP有效驗證和調試AXI接口。
該視頻回顧了使用的好處，以及如何使用示例設計進行模擬。
2018-11-20 06:38:004660 Xilinx Logicore IP直接數字合成器（DDS）編譯核心采用Axi4流兼容接口，實現高性能、優化的相位生成和相位-正弦電路。
2019-09-09 08:00:0023 用xilinx fpgas中塊ram的性能和特性。BMG核心支持本機和Axi4接口。本機接口BMG核心配置支持由塊內存生成器的早期版本（4.3版及之前的版本）提供的相同標準BMG功能。端口接口名稱相同。BMG核心的Axi4接口配置源自本機接口BMG配置，并在核心中添加了一個行業標準總線協議接口。提供兩種
2019-10-30 08:00:005 AXI-4 Memory Mapped也被稱之為AXI-4 Full，它是AXI4接口協議的基礎，其他AXI4接口是該接口的變形。總體而言，AXI-4 Memory Mapped由五個通道構成，如下圖所示：寫地址通道、寫數據通道、寫響應通道、讀地址通道和讀數據通道。
2020-09-23 11:20:236924 
在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三種總線，但PS與PL之間的接口卻只支持前兩種，AXI-Stream只能在PL中實現，不能直接和PS相連，必須通過AXI-Lite或
2020-09-24 09:50:307201 
在FPGA程序設計的很多情形都會使用到AXI接口總線，以PCIe的XDMA應用為例，XDMA有兩個AXI接口，分別是AXI4 Master類型接口和AXI-Lite Master類型接口，可通過
2020-10-30 12:32:375116 
新的賽靈思器件設計中不可或缺的一部分。充分了解其基礎知識對于賽靈思器件的設計和調試都很有幫助。 本篇博文將介紹賽靈思器件上的 AXI3/AXI4 的相關基礎知識。首先，我們將從一些通俗易懂的知識、理論
2020-09-27 11:06:457722 
接口，選擇AXI4。基本上，Xilinx的IP都提供了AXI標準接口，所以，控制Xilinx的IP，要先學會AXI協議。 2、點擊Next，進入下一配置頁面
2020-11-26 15:02:1110426 
AXI-Lite或AXI4轉接。PS與PL之間的物理接口有9個，包括4個AXI-GP接口和4個AXI-HP接口、1個AXI-ACP接口。 Xilinx提供的從AXI到AXI-Stream轉換的IP核有：AXI-DMA，AXI-Datam
2020-11-02 11:27:515032 
Xilinx LogiCORE IP塊內存生成器（BMG）內核是一種高級內存構造函數，它使用XilinxFPGAs中的嵌入式塊RAM資源生成區域和性能優化的內存。
2020-12-09 15:31:0022 本系列我想深入探尋 AXI4 總線。不過事情總是這樣，不能我說想深入就深入。當前我對 AXI總線的理解尚談不上深入。但我希望通過一系列文章，讓讀者能和我一起深入探尋 AXI4。
2021-03-17 21:40:2925 ，它使用通用的AXI4接口在系統中移動或轉換數據，而不解釋數據。 這些基礎的IP各自有自己的常用的功能，下面列舉出一部分AXI接口的基礎構架IP。 ° AXI Register slices
2021-05-11 14:52:557870 
本系列我想深入探尋 AXI4 總線。不過事情總是這樣，不能我說想深入就深入。當前我對 AXI總線的理解尚談不上深入。但我希望通過一系列文...
2022-02-07 11:36:334 XI4-Stream跟AXI4的區別就是AXI4-Stream去除了地址線，這樣就不涉及讀寫數據的概念了，只有簡單的發送與接收說法，減少了延時。由于AXI4-Stream協議（amba4_axi4_stream_v1_0_protocol_spec.pdf）沒有時序圖，
2022-06-23 10:08:473052 本文主要介紹關于AXI4-Stream Video 協議和AXI_VDMA的IP核相關內容。為后文完成使用帶有HDMI接口的顯示器構建圖像視頻顯示的測試工程做準備。
2022-07-03 16:11:0510565 AXI4 是一種高性能memory-mapped總線，AXI4-Lite是一只簡單的、低通量的memory-mapped 總線，而 AXI4-Stream 可以傳輸高速數據流。從字面意思去理解
2022-07-04 09:40:1410523 在 AXI 基礎第 6 講 - Vitis HLS 中的 AXI4-Lite 簡介中，使用 C 語言在 HLS 中創建包含 AXI4-Lite 接口的 IP。在本篇博文中，我們將學習如何導出 IP
2022-08-02 09:43:051247 
本系列我想深入探尋 AXI4 總線。不過事情總是這樣，不能我說想深入就深入。當前我對 AXI總線的理解尚談不上深入。但我希望通過一系列文章，讓讀者能和我一起深入探尋 AXI4。
2022-08-29 14:58:442981 Xilinx vivado下通常的視頻流設計，都采用Vid In to axi4 stream --> VDMA write --> MM --> VDMA read -->
2022-10-11 14:26:037574 上面兩圖的區別是相比AXI3，AXI4協議需要確認AWVALID、AWREADY握手完成才能回復BVALID。為什么呢？
2023-03-30 09:59:491851 AXI4 協議定義了五個不同的通道，如 AXI 通道中所述。所有這些通道共享基于 VALID 和 READY 信號的相同握手機制
2023-05-08 11:37:502039 
上文FPGA IP之AXI4協議1_協議構架對協議框架進行了說明，本文對AXI4接口的信號進行說明。
2023-05-24 15:05:462767 
上文FPGA IP之AXI4協議1_信號說明把AXI協議5個通道的接口信息做了說明，本文對上文說的信號進行詳細說明。
2023-05-24 15:06:412083 
ACLK，ARESETn，AXI所有信號都在時鐘的上升沿采樣.
2023-06-07 15:24:124012 AXI4協議是ARM的AMBA總線協議重要部分，ARM介紹AXI4總線協議是一種性能高，帶寬高，延遲低的總線協議。
2023-06-19 11:17:425676 
最近需要用到AXI接口的模塊，xilinx的IP核很多都用到了AXI總線進行數據和指令傳輸。如果有多個設備需要使用AXI協議對AXI接口的BRAM進行讀寫，總線之間該如何進行仲裁，通信？
2023-06-19 15:45:1414453 
從 FPGA 應用角度看看 AMBA 總線中的 AXI4 總線。
2023-06-21 15:21:443091 
AXI4協議是一個點對點的主從接口協議，數據可以同時在主機（Master）和從機（Slave）之間**雙向** **傳輸** ，且數據傳輸大小可以不同。
2023-06-21 15:26:434254 
在 Vivado 中自定義 AXI4-Lite 接口的 IP，實現一個簡單的 LED 控制功能，并將其掛載到 AXI Interconnect 總線互聯結構上，通過 ZYNQ 主機控制，后面對 Xilinx 提供的整個 AXI4-Lite 源碼進行分析。
2023-06-25 16:31:254882 
外部存儲器接口（ EMIF ）通信常用于FPGA和DSP之間的數據傳輸，即將FPGA作為DSP的外部SRAM、或者協同處理器等。Xilinx提供了AXI-EMC IP核，將其掛載到AXI總線用于
2023-08-31 11:25:4111848 
電子發燒友網站提供《Versal ACAP收發器向導 LogiCORE IP產品指南.pdf》資料免費下載
2023-09-14 10:28:570 以AXI4為例，有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有關IP核中，經常見到AXI總線接口，AXI總線又分為三種： ?AXI-Lite，AXI-Full以及
2023-10-31 15:37:082142 
本文主要集中在AMBA協議中的AXI4協議。之所以選擇AXI4作為講解，是因為這個協議在SoC、IC設計中應用比較廣泛。
2024-01-17 12:21:224273 
AXI總線由一些核心組成，包括AXI主處理器接口（AXI4）、AXI處理器到協處理器接口（AXI4-Lite）、AXI主外設接口（AXI4）、AXI外設到主處理器接口（AXI4-Lite）等。
2024-04-18 11:41:392500 AXI4和AXI3是高級擴展接口（Advanced eXtensible Interface）的兩個不同版本，它們都是用于SoC（System on Chip）設計中的總線協議，用于處理器和其它外設之間的高速數據傳輸。
2024-05-10 11:29:5013096 
NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD，無需CPU，自動加速處理所有的NVMe協議命令，具備獨立的數據寫入和讀取AXI4接口，不但適用高性能、順序
2024-07-18 09:17:191440 
AMBA AXI4（高級可擴展接口 4）是 ARM 推出的第四代 AMBA 接口規范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導體產業首個符合 AXI4 標準的即插即用型 IP 進一步擴展了 AMD 平臺設計方法。
2024-10-28 10:46:421383 
AXI4 總線是第四代 AXI 總線，其定義了三種總線接口，分別為：AXI4、AXI4-Lite 和 AXI4-Stream接口。其中 AXI4 也稱為 AXI4-Full 是一種基于地址的高性能
2025-06-24 23:22:33523 
電子發燒友App
工商網監
湘ICP備2023018690號-1
評論