AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協議的基礎,其他AXI4接口是該接口的變形。總體而言,AXI-4 Memory Mapped由五個通道構成,如下圖所示:寫地址通道、寫數據通道、寫響應通道、讀地址通道和讀數據通道。

上圖中的箭頭方向表明了信號的流向(主到從或從到主)。例如:對于寫通道,主設備把數據發送給從設備,同時從設備給主設備發送響應信號,表明數據交易的完成。對于讀通道,從設備根據主設備提供的地址信息把數據發送給主設備。
每個通道都有自己的VALID/READY握手信號對,如下圖所示。只有當握手信號同時有效時,該通道其他信號才有效。

寫地址通道
對于寫地址通道,這里主要介紹以下幾個信號,如下圖所示。寫地址通道的信號名稱均以AW開頭。從圖中可以看到除AWREADY之外,其余信號均由主設備產生傳遞給從設備。AWADDR為寫數據第一個Byte的地址,從設備會根據此值計算后續Byte地址。AWLEN+1即為突發長度,表明了發送數據的個數(不是Byte數)。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
接口協議
+關注
關注
5文章
43瀏覽量
19071 -
AXI4
+關注
關注
0文章
21瀏覽量
9183
原文標題:深入理解AXI-4 Memory Mapped 接口協議
文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術驛站】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
如何使用AXI VIP在AXI4(Full)主接口中執行驗證和查找錯誤
在 AXI 基礎第 2 講 一文中,曾提到賽靈思 Verification IP (AXI VIP) 可用作為 AXI 協議檢查工具。在本次第4
發表于 07-08 09:31
?4467次閱讀
SoC Designer AXI4協議包的用戶指南
這是SoC Designer AXI4協議包的用戶指南。該協議包包含SoC Designer組件、探針和ARM AXI4協議的事務端口
發表于 08-10 06:30
AMBA 4 AXI4、AXI4-Lite和AXI4-流協議斷言用戶指南
您可以將協議斷言與任何旨在實現AMBA?4 AXI4的接口一起使用?, AXI4 Lite?, 或AXI
發表于 08-10 06:39
何謂 AXI?關于AXI3/AXI4的相關基礎知識
新的賽靈思器件設計中不可或缺的一部分。充分了解其基礎知識對于賽靈思器件的設計和調試都很有幫助。 本篇博文將介紹賽靈思器件上的 AXI3/AXI4 的相關基礎知識。首先,我們將從一些通俗
AXI4 、 AXI4-Lite 、AXI4-Stream接口
AXI4 是一種高性能memory-mapped總線,AXI4-Lite是一只簡單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數據流。從字面意思去理解
AXI3與AXI4寫響應的依賴區別?
上面兩圖的區別是相比AXI3,AXI4協議需要確認AWVALID、AWREADY握手完成才能回復BVALID。為什么呢?
漫談AMBA總線-AXI4協議的基本介紹
本文主要集中在AMBA協議中的AXI4協議。之所以選擇AXI4作為講解,是因為這個協議在SoC、IC設計中應用比較廣泛。
發表于 01-17 12:21
?4434次閱讀
SoC設計中總線協議AXI4與AXI3的主要區別詳解
AXI4和AXI3是高級擴展接口(Advanced eXtensible Interface)的兩個不同版本,它們都是用于SoC(System on Chip)設計中的總線協議,用于處
Xilinx NVMe AXI4主機控制器,AXI4接口高性能版本介紹
NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協議命令,具備獨立的數據寫入和讀取AXI4接口,不但適用
AMBA AXI4接口協議概述
AMBA AXI4(高級可擴展接口 4)是 ARM 推出的第四代 AMBA 接口規范。AMD Vivado Design Suite 2014 和 ISE Design Suite 1
AXI4接口協議的基礎知識
評論