賽靈思、Arm、Cadence和臺積公司今日宣布一項合作，將共同構建首款基于臺積7納米FinFET工藝的支持芯片間緩存一致性（CCIX）的加速器測試芯片，并計劃在2018年交付。這一測試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實現一致性互聯。

出于功耗及空間方面的考慮，在數據中心內對應用進行加速的需求日益增長，諸如大數據分析、搜索、機器學習、4G/5G無線、內存內數據處理、視頻分析及網絡處理等應用，都已受益于可在多個系統部件中無縫移動數據的加速器引擎。CCIX將支持部件在無需復雜編程環境的情況下，獲取并處理位于任何地方的數據。

CCIX將利用現有的服務器互連基礎架構，實現對共享內存更高帶寬、更低延遲和緩存一致性的訪問。這將大幅提升加速器的可用性以及數據中心平臺的整體性能和效率，降低進入現有服務器系統的壁壘，并改善加速系統的總擁有成本（TCO）。

據悉，這款采用臺積7納米工藝的測試芯片將以Arm最新的DynamIQ CPU為基礎，并采用CMN-600互聯片上總線和其他基礎IP。為了驗證完整的子系統，Cadence提供了關鍵I/O和內存子系統，其中包括了CCIX IP解決方案（控制器和PHY）、PCI Express? 4.0/3.0（PCIe? 4/3）IP解決方案（控制器和PHY）、DDR4 PHY、外設IP（例如I2C、SPI和QSPI）、以及相關的IP驅動程序。 Cadence的驗證和實施工具將被用于構建該測試芯片。測試芯片可通過CCIX片到片互聯一致性協議（CCIX chip-to-chip coherent interconnect protocol）實現與賽靈思16納米Virtex?UltraScale+? FPGAs的連接。

測試芯片將在2018年第一季度流片，并于2018年下半年提供芯片。

賽靈思首席運營官Victor Peng表示：“我們正在通過先進技術的創新實現計算加速，因此對于此次合作我們感到非常興奮。我們的Virtex?UltraScale+? HBM系列采用了第三代CoWoS技術，該技術是我們與臺積公司共同研發的，現已成為CCIX的HBM集成和高速緩存一致性加速的行業裝配標準。”

Arm公司副總裁暨基礎架構部門總經理Noel Hurley表示：“隨著人工智能和大數據的蓬勃發展，我們發現越來越多的應用對異構計算提出持續增長的需求。這一測試芯片將不僅證明Arm的最新技術和一致性多芯片加速器可拓展至數據中心，更展現了我們致力于解決快速輕松訪問數據這一挑戰的承諾。此次針對一致性內存的創新協作是邁向高性能、高效率數據中心平臺的重要一步。”

Cadence高級副總裁兼IP部門總經理BabuMandava表示：“通過與合作伙伴構建高性能計算的生態系統，我們將幫助客戶在7納米和其他高級節點上快速部署創新的新架構，從而服務于不斷增長的數據中心應用。CCIX行業標準將有助于推動下一代互聯，提供市場所需的高性能緩存一致性?！?/p>

臺積公司設計暨技術平臺副總經理侯永清博士表示：“人工智能和深度學習將深刻影響諸多行業，包括醫療健康、媒體和消費電子等。臺積最先進的7納米FinFET工藝技術具備高性能和低功耗的優勢，可滿足上述市場對高性能計算（HPC）應用的不同需求。