臺積電率先量產40納米工藝

臺積電公司日前表示，40納米泛用型（40G）及40納米低耗電（40LP）工藝正式進入量產，成為專業集成電路制造服務領域唯一量產40納米工藝的公司。同時，也針對40納米泛用型及40納米低耗電工藝提供全備的設計服務，包括組件數據庫、硅IP、設計參考流程、工程服務以及每月推出晶圓共乘服務(CyberShuttle)予客戶進行產品試制等。

40納米工藝是目前半導體產業最先進的量產工藝之一。臺積公司系于今年三月份對外公布40納米泛用型及40納米低耗電工藝相關計劃時程，其中40納米泛用型工藝適用于高效能的產品應用，例如中央處理器、繪圖處理器、游戲機、網絡、可程序化邏輯門陣列（FPGA）以及硬盤驅動芯片等產品應用；40納米低耗電量工藝則適用于通訊基頻芯片、應用處理器、可攜式消費產品以及無線通訊產品等應用。

美商AMD公司資深副總裁暨繪圖產品事業群總經理Rick Bergman表示，40納米工藝是使得繪圖芯片及其它半導體組件更具成本效益的重要關鍵，特別是在2009年。臺積公司量產40納米工藝，是AMD與臺積公司長久以來共同成功量產先進工藝的又一里程碑。

美商Altera公司全球營運和工程資深副總裁Bill Hata表示，現今芯片設計人員所面臨的挑戰是如何在增加產品功能的同時不增加產品耗電。Altera推出業界最先進的40納米可程序化邏輯組件(Programmable Logic Device)，芯片設計人員可以藉此在現有的耗電規格范圍內，快速地進行組件整合及實現產品創新。

美商NVIDIA公司營運資深副總Debora Shoquist 表示，高效能繪圖芯片對不同產業的重要性將會與日俱增，而臺積公司40納米泛用型工藝所提供的優勢，能使得繪圖芯片的設計開發不斷地突破可能的限制進而更上層樓。

臺積公司全球業務暨行銷副總陳俊圣表示，就滿足臺積公司廣大客戶群技術需求的角度而言，我們于此時成功量產40納米泛用型及40納米低耗電工藝，可以說是最適當的時機，這也將有助于半導體產業以及其它產業的創新，走出目前經濟的低谷。

臺積公司40納米泛用型及40納米低耗電工藝都已經通過工藝驗證，也按原訂計劃產出首批芯片，并在今年10月份隨著客戶產品進入量產通過了產品驗證。如同臺積公司其它世代工藝，不論是40納米泛用型工藝或是低耗電工藝，都可以搭配混合信號、射頻以及嵌入式內存工藝，以滿足多種不同的產品應用。

臺積公司先進技術事業資深副總劉德音表示，臺積公司成功量產40納米工藝，又再一次展現我們一但提出量產時程就必定按時推出的承諾，也再次大幅領先競爭對手。

目前多家客戶已經采用臺積公司經過工藝驗證的設計參考流程9.0版來充分利用40納米泛用型及40納米低耗電工藝所提供的種種優勢。設計參考流程9.0 版納入許多創新的低耗電技術及工具，也提供芯片設計人員直覺式的半世代產品設計方法，無須針對不同設計工具多次自行訂定工藝微縮參數，而是可以直接取得微縮相關參數，將原本以45納米設計準則進行設計的產品，直接微縮至40納米。此外，設計參考流程9.0 版也進一步強化了時序分析、以統計分析為基礎的設計以及可制造性設計功能。

臺積公司40納米泛用型及40納米低耗電工藝的芯片閘密度（Raw gate density）最多可達65納米工藝的2.35倍。與65納米泛用型工藝相較，在相同的漏電流水準下，40納米泛用型工藝的效能增加幅度可達30%；如果是在相同的運轉速度情況下，其漏電流減少幅度則可達70%。此外，其操作功耗減少幅度則可達45%。另一方面，與65納米低耗電工藝相較，在相同的運轉速度情況下，40納米低耗電工藝的漏電流減少幅度可達46%，操作功耗減少幅度可達50%，此一工藝也創下業界SRAM單位元面積僅有0.242平方微米以及宏尺寸最小的紀錄。