隨著20nm SoC已進入開發階段，14nm、10nm甚至7nm工藝均在逐步推進中。眾所周知，在EDA行業，20nm工藝要解決的是支持雙重圖形（Double Patterning）的問題。明導公司(Mentor Graphics)董事長兼首席執行官Walden C. Rhines為大家解析14nm級以后工藝所面臨的挑戰，明導公司在該方面有何作為？

　　據介紹，14nm面臨的是FinFET、DFR（design for reliability，可靠性設計）、以及考慮到晶體管級缺陷的測試圖形的生成。其中，對于FinFET，包括明導在內的多家供應商都在提供相關產品和技術，但能解決后兩個問題的產品目前只有本公司在提供。

　　針對面向DFR的產品方面，明導公司提供的是“Calibre PERC（Programmable Electrical Rule Checker）。這種ERC（電氣規則檢驗）工具具有用戶可以方便地設置自主設計規則等特點，適用于ESD（靜電釋放）保護電路、EM（電遷移）以及多電源區域設計的檢查。包括富士通半導體、臺積電（TSMC）等在內，很多企業都在使用該產品。

　　對于第三個問題，明導公司開發出名為 UFDM（user defined fault model）的新型故障模型，使用其中的“Cell-Aware”（單元識別）功能，可以處理標準單元內的橋接故障和開路故障。現在，普遍使用的Stuck-at等故障模型基本上設想的是標準單元的輸入輸出故障，屬于門級故障。而使用Cell-Aware功能的故障模型是晶體管級，能夠檢查出 Stuck-at模型發現不了的缺陷。UFDM使用的測試圖形可以由本公司的ATPG（自動測試圖形向量生成）工具“Tessent TestKompress”自動生成。AMD公司已經使用UFDM取得了成果。

　　對于14nm之后的10nm工藝，業內對于是否使用EUV曝光還沒有統一看法，但明導公司提供的提高分辨率的工具群“Calibre RET”應該能發揮作用。另外，不僅在雙重圖形領域，明導公司在三重圖形、四重圖形的著色方面也是業界的No.1。

　　對于更先進的7nm，恐怕必須要使用EUV。而且，在使用EUV的同時，還要結合以EUV為前提的Calibre RET。對于7nm，電遷移的影響會變得相當大。面向DFR的產品“Calibre PERC”也必不可少。微細化程度越高，DFR就越重要。進入5nm時代以后，電子束光刻技術將進入視野，但Calibre RET仍必不可少。