我們有能力創造一些能保持前代性能并且更好更小的電子設備，例如今天的可穿戴設備、智能手機或平板電腦，這是由于很多因素超過摩爾定律而快速發展，從而能夠從底層的嵌入組件發展到今天把它們封裝在一起。關于后者，扇出晶圓級封裝（FOWLP）正在迅速成為新的芯片和晶圓級封裝技術，并被預測會成為下一代緊湊型，高性能的電子設備的基礎。

而用常規的倒裝芯片WLP方案中I/O端子散布在芯片表面面積，從而限制了I/O連接的數目，FOWLP在一個環氧模制化合物（EMC）中嵌入每個裸片時，每個裸片間的空隙有一個額外的I/O連接點，這樣I/O數會更高并且的對硅利用率也有所提高。再分布層（RDLs）由物理氣相沉積（PVD）形成，并和隨后的電鍍以及微影圖案，重新規劃從裸片上的I/O鏈接到外圍環氧樹脂區域的路線。

FOWLP處理流程

利用FOWLP，具有成千上萬I/O點的半導體器件可通過兩到五微米間隔線實現無縫連接，從而使互連密度最大化，同時實現高帶寬數據傳輸。去除基板顯著節約了成本。

伴隨FOWLP，如今我們才有能力在這些模片上嵌入一些異構設備包括基帶處理器，射頻收發器和電源管理IC，從而實現了最新一代的超薄可穿戴和移動無線設備。因為不間斷的線和節約的空間，FOWLP有潛力適用于更高性能的設備，包括內存和應用處理器，FOWLP能夠應用到新的市場，包括汽車和醫療應用甚至更多。

今天業內領先的FOWLP應用產商包括了Amkor， ASE， Freescale， NANIUM， STATS ChipPAC， 和臺積電，臺積電由于其廣泛報道的與蘋果公司生產iphone7的a10處理器的合同，成為最受注目的供應商 – 據說此部分歸功于臺積電成熟的基于FOWLP的inFO技術。

據研究公司YoleDéveloppement公司于2015年9月發布的名為“FO WLP Forecast update 09/2015”的報道，臺積電發布的inFO格式有望把FOWLP的工業封裝收益從2015年的$ 240M在2020年增至$ 2.4B。隨著預期的54％復合年增長率，Yole預計FOWLP將成為半導體工業里發展最快的先進封裝技術。

發熱量低，高速處理

所有扇出晶圓以單裸片嵌入EMC為特征，旋轉介質圍繞著RDL。這些材料呈現一些獨有的問題，包括吸濕性，過量放氣和有限的耐熱性。如果不妥善處理，在金屬沉積階段的污染會危及接觸電阻。

而傳統的硅電路可承受的熱量高達400℃，可以在一分鐘內進行脫氣。FOWLP中使用的介質和EMC耐熱性接近120℃，溫度超過這個閾值會導致分解和過度晶圓翹曲。在這樣低的溫度下脫氣晶片，自然需要較長的時間量，并且大大減少了常規的濺射系統的吞吐量。

多晶片脫氣（MWD）的技術已經成為一個引人注目的解決方法，在晶片單獨轉移到后續的預清潔和濺射沉積之前，高達75個的晶片可以并行在120℃下脫氣，而不會破壞真空狀態。

用這種方法，晶片被動態地在干凈，高度真空條件下泵浦，將加熱晶片的輻射熱直接傳遞給低于封裝應用規定的溫度。

在MWD內每個晶片所花時間達到30分鐘，但因為它們是并行處理的，“干”晶片每60至90秒輸出進入到金屬沉積，每小時晶片輸出數在30到 50之間。相比于單晶片脫氣技術，此方法使PVD系統流量增大2-3倍。基于鈍化厚度增加的更低熱預算的材料出現，更長時間的脫氣對系統容量不會產生影響。

這些好處是不容易實現的，除非我們能夠克服隨之而來的翹曲挑戰。環氧模晶片可以在固化后翹曲，翹曲的尺寸和形狀是由嵌入晶片的位置、晶片形狀和密度決定的。因此，一個FOWLP PVD系統必須能夠使化溫度引起的形狀變化達到最小，和能夠容納彎曲度達10mm的晶片。工業中對于可接受的彎曲閾值可能低于6mm，但是，在一個6mm＋翹曲的基板上完成均勻厚度的導體是不太容易。

完整至上

成功脫氣后，但在金屬沉積之前，FO晶片在等離子體蝕刻模塊中預清潔。這有助于從觸頭去除微量氧化物層，但是由于觸頭周圍的有機介質的混合物，將導致碳堆積于室壁。這些碳不易粘附到陶瓷腔室的表面，并且如果不仔細管理，可能會導致早期顆粒破裂。

新原位粘貼技術使這些沉積碳在預清洗過程中更好地吸附在室表面，實現超過6000片晶圓的保護性間隔維持。這種方法可以通過減少專用晶片糊劑的頻率，大大提高產量。使用傳統技術，每生產10至20個晶片就要為室粘貼而暫停生產。

FOWLP對于超小型、高I/O電子設備的好處，比主流FOWLP所面臨的上述技術壁壘要重要的多。有了克服阻礙FOWLP工藝的脫氣，翹曲和完整性這些困難的能力，電子產品制造商可以消除影響生產速度和產率的阻力，同時釋放FOWLP的全部潛力。