IMEC 表示今后金屬間距縮放成功的關鍵將是采用新穎的晶體管結構、電路架構和材料。 ? IMEC研究所發布了一張路線圖，顯示半導體將從2nm節點繼續縮放，到2036年將達到更高的密度。雖然路線圖上顯示晶體管和材料創新將在埃米時代繼續，但其實到 2030 年，金屬間距縮放將在 16 納米至 12 納米左右結束。

IMEC 是世界領先的半導體制造獨立研究機構，它指出半導體技術的擴展將變得更加復雜。就電路密度而言，摩爾定律可以繼續下去。

該路線圖包含 IMEC 已經發布的許多想法，又討論了將“整體感知互連”作為改進未來電路架構的一種方式的想法。IMEC 觀察到，這樣做的必要性很大，因為社會預計會產生大量且不斷增加的數據。這項任務也很困難，許多與縮放相關的參數都達到了極限。

IMEC 將這五道困難“墻”稱為必須同時克服的。與多變量問題的情況一樣，一個軸上的進展通常是以另一個軸上的進展為代價的。?

五道困難“墻”是：

支持光刻的縮放

內存帶寬

電力輸送和冷卻

芯片制造的可持續性

成本

IMEC 表示成功的關鍵將是采用新穎的晶體管結構、電路架構和材料。

IMEC 半導體路線圖。來源：IMEC

轉向高數值孔徑極紫外光刻技術也是關鍵，預計 ASML 將在 2023 年推出第一個原型，并在 2025 年或 2026 年投入大批量生產。

IMEC 已經對晶體管結構方面的 FinFET 之后的內容進行了大量思考。英特爾、三星和臺積電正在 3nm 和 2nm 采用其一些想法，例如納米片環柵晶體管。

forksheet 晶體管是 imec 的發明，甚至比 nanosheet 晶體管更密集，將 gate-all-around 概念擴展到 1 nm 一代。forksheet 架構在負通道和正通道之間引入了屏障，使通道更加靠近。該架構有望使單元尺寸縮小 20%。

Forksheet 然后 CFET

在 Forksheet 晶體管之后是互補 FET (CFET)，它在 GAA 的結構上體現了 CMOS 架構的一些優點。這提高了電路密度，但以工藝復雜性為代價。隨著 CFET 的引入，工業界可能已準備好部署二維單層材料，例如二硫化鎢或二硫化鉬。這些應該會帶來改進的性能和降低的功耗。

與此同時，IMEC 之前已經提出了使用埋入式電源軌在 IC 周圍分配電源的想法，而不是與 IC 頂部的信號線競爭空間。電源軌將沉入晶圓，并使用更寬、電阻更小的材料中的納米硅通孔連接到背面。

將內存與處理單元分開的經典馮諾依曼架構在擴展方面顯然變得效率低下。“我們需要向特定領域和應用程序相關的架構發展，大規模并行化可與我們人腦的工作方式相媲美。這意味著 CPU 將扮演更小的角色，有利于為特定工作負載定制電路，”IMEC 說。但他們也描述了部署在數據中心和邊緣的人工智能和機器學習電路。

此外，IMEC還發現電阻率更低的新材料。IMEC曾展示了基于鋁的二元化合物的實驗研究，重點是它們的電阻率，理想配比狀態的AlCu和Al2Cu薄膜，電阻率低至9.5μΩcm。這些結果在實驗上支持了將AlCu和Al2Cu在先進的半鑲嵌互連集成方案中用作新導體的可能性，在這些方案中它們可以與氣隙結合以提高性能。然而，在這種組合中，焦耳熱效應變得越來越重要。將邏輯技術線路圖縮小到1nm及以下需要在后端最關鍵的層中引入新的導體材料。鋁和釕（Ru）的電阻率低于銅、鈷或鉬等傳統元素金屬，這可能會對1nm工藝下的芯片性能有所影響。IMEC研究了包括AlNi、Al3Sc、AlCu和Al2Cu在內的鋁化物薄膜的電阻率，在20nm及以上厚度時，所有PVD沉積薄膜都顯示出與鉬相當或低于鉬的電阻率。28nm的AlCu和Al2Cu薄膜實現了9.5μΩcm的最低電阻率——該值低于Cu的值。實驗還表明控制薄膜理想狀態防止表面氧化是研究鋁化物需要面臨的挑戰。

編輯：黃飛

?