引言

具有高k柵極電介質的鍺和絕緣體上鍺(GeOI)MOSFET由于鍺比硅具有更好的載流子傳輸特性，最近受到了先進技術節點的關注。對于Ge或GeOI CMOS，必須確定Ge專用的抗蝕劑剝離工藝，因為鍺與實際清洗溶液不兼容。初始相容性研究顯示了在高N2/(O2+N2)等離子體比的干燥步驟期間鍺的鈍化作用。對于后有源區蝕刻，在構圖的絕緣體上多晶鍺(PolyGeOI)晶片上進行的干剝離顯示出良好的兼容性。由于水沖洗步驟導致的橫向Ge消耗通過干法工藝被最小化，這表明了等離子體鈍化效應。注入后剝離特別困難，因為Si典型溶液對Ge具有高度侵蝕性，還因為抗石墨化。使用升溫工藝，獲得了良好的抗蝕劑去除效率。

介紹

由于其比硅更好的載流子遷移率，鍺是高性能MOSFETs的有前途的候選材料。由于與Ge兼容的高k材料，不穩定的天然Ge氧化物不再是在CMOS器件中使用Ge的限制。由于GeO2在水中不穩定，CMOS技術工藝必須適應這種材料。對于CMOS器件，在有源區蝕刻和離子注入之后需要抗蝕劑剝離。在硅晶片上1.8 μm外延鍺上進行的測試表明，大多數通常的硅抗蝕劑剝離工藝，結合氧等離子體和濕化學，顯著蝕刻鍺結構(圖1)。

注入后的剝離特別困難，因為抗蝕劑會因注入而硬化，并且侵蝕性化學物質是強制性的。一方面，硫酸過氧化物(SPM)和標準清潔劑1 (SC1 ),它們通常用于去除光刻膠在高劑量植入后，由于GeO2的水溶性，顯示與Ge的相容性最差。另一方面，諸如二氧化硅的普通保護層必須由較低溫度的沉積材料代替。這種層對離子注入過程引起的損傷更敏感。

本研究的目的是我們華林科納尋找一種有效的鍺基襯底抗蝕劑剝離工藝。為了實現這一點，研究了在干燥步驟中形成鈍化層以保護Ge免受氧化步驟的影響。由于已知等離子體中的N2或H2添加劑會鈍化各向異性蝕刻中的側壁，所以研究了將這些氣體添加到標準灰化工藝中。第一項研究在毯式晶片上進行，以調查兼容性。然后，在圖案化的晶片上評估后有源區蝕刻和注入后抗蝕劑去除的相容性和效率。

結果和討論

在多晶硅覆蓋層晶片上進行初始兼容性研究。對于不同的N2/(O2+N2)比，通過橢偏儀測量多晶硅鍺層上鈍化層的生長，稱為(GeON)x，以及相關的鍺損失。圖3-a和B顯示了干燥設備A和B的(GeON)x增長(灰色)和Ge損失(黑色)。這些測量結果表明，N2/(O2+N2)比越重要，鈍化層越薄。需要強調的一點是設備A上的N2/(O2+N2)比率為0.57:可以看到(GeON)x增長飽和，導致最低的Ge消耗。(GeON)x生長穩定，表明鈍化結束。

在設備A上，用相同的N2/(O2+N2)比(0.096)測試了兩種不同的CF4流。不太重要的CF4流量稱為0.096 std，是當前標準工藝中使用的CF4流量。對于這兩種不同的CF4流，看不到明顯的變化。

?

為了最大限度地減少濕法清洗過程中的氧化物消耗，HF 0.1%比HF 1%更好。對覆蓋氧化物晶片的測試顯示在該溶液中蝕刻緩慢，幾乎為2.1納米/分鐘(表II)。30秒或更短時間的HF 0.1%浸漬可通過剝離去除殘留物。這種HF浸泡也將使氧化物表面變得平滑，用于下一步的光刻。

結論

由于與Ge兼容的高k材料，不穩定的天然Ge氧化物不再是在CMOS器件中使用Ge的限制。技術過程必須適應這種材料，特別是剝離，因為它與當前的清洗溶液不相容。

在本文中，在對基于Ge的晶片的初步研究中，評估了N2/(N2+O2)比在干剝離工藝中的影響。結果表明，必須在一方面具有高比率的氮和另一方面保持良好的抗蝕劑去除效率之間找到折衷。

對于Ge活性區域剝離，已經發現灰化步驟的可接受兼容性水平。必須繼續進行研究，通過XPS研究更好地了解鈍化機制以及水洗過程中鈍化層的行為，將水洗過程中的CD損失降至最低。

對于注入后剝離，利用升溫干燥工藝已經實現了良好的效率；然而，需要HF浸泡來去除所有的殘留物，并且為了下一步的光刻而平滑表面。為了最小化氧化物消耗，注入后退火需要氧化物，HF 0.1%的浸漬比HF 1%更好。
?