您可能剛把計算機升級到DDR4的內存，也有可能仍然在使用DDR3的內存。不過不管怎樣，DDR5內存要來了。

2017年3月，JEDEC協會宣布將在2018年正式發布DDR5的技術規范。目前，DDR5的規范制定已經到0.5版本，會在DDR4的基礎上數據速率和密度再翻一倍，單顆粒容量可達32Gb，并預計會在2020年開始商用。

很多人會把DDR5和顯卡上使用的GDDR5技術混淆，實際上兩者應用場合不一樣。下面這張圖展示了目前三種主流內存技術（DDR、GDDR、LPDDR）的速度對比和應用場合。

DDR（Double Data Rate）是用于系統的RAM技術，其特點是高帶寬、低延時。DDR總線每個Channel是64bit寬度，每根Data的管腳（DQ）可以進行讀操作或寫操作（不同時）。目前的最新標準是DDR4，數據線可以支持到3200MT/s，而DDR5是未來的技術，數據速率會再翻倍。

GDDR（Graphics Double Data Rate），是用于顯示的RAM技術，其特點是高帶寬、高延時。GDDR5技術實際來源于DDR3，只不過降低了電壓，減少了位寬（但支持更多Channel），通過數據編碼和讀寫線分開提高了數據速率（3G~6GT/s）。GDDR5已經使用了將近10年，目前最新的標準是GDDR6。

從數據速率上來說，GDDR更高，適合顯示圖像這種需要大數據量傳輸而對時延不太敏感的場合；而DDR技術由于延時小，所以更適合于CPU這種數據隨機讀取的場合。

據內部可靠消息，由于DDR5的數據速率已經達到甚至超過了現在一些串行總線的數據速率，所以DDR5芯片的接收端還會采用在串行總線上廣泛應用的可變增益放大器VGA（variable gain amplifier）、可變Delay（通過DLL實現）以及4階DFE（decision feedback equalizer）均衡技術以優化采樣位置和眼圖的質量。下圖是DDR5芯片接收端的設計架構。

另外，DDR5還會采用HBM的封裝以提高內存芯片的密度和通道數。High Bandwidth Memory (HBM) 技術最早來源于AMD、Hynix、UMC、Amkor、ASE等公司，是一種高速的3D封裝的RAM接口技術。第一代的HBM技術在2013年被JEDEC協會采納（JESD235標準），代表產品是AMD公司代號為Fuji的GPU芯片（下圖）；而其第二代的HBM2技術也在2016年被JEDEC協會采納（JED235A標準），代表產品是nVidia公司的Tesla P100芯片。目前，第三代的HBM3技術也在開發過程中，并將用于未來的DDR5芯片上。

HBM技術可以把最多8層DRAM的Die堆疊起來，并通過TSV（Through-Silicon Vias：硅通孔）技術和內存控制器通過相應的Interposer互聯起來。在HBM接口中，內存控制器和和不同的Die間采用獨立的Channel進行互聯，各個Channel間互相沒有關系，因為可以進行獨立的時序設計以提高數據傳輸速率。比如在采用4層Die堆疊、每個Die有2個Channel、每個Channel有128bit寬度時，如果采用4顆芯片，則總的數據位寬= 4（Stack）*4（Die）*2（Ch）*128（bit）= 4096bit。