01

活動主題

DDR4/DDR5內存技術高速信號專題設計技術交流活動

時間：2024年7月6日（本周六） 10：00

地點：深圳市南山區科技南十二路曙光大廈1002（深圳地鐵1號線，高新園地鐵站D出口200米）

02

活動內容

1、本次活動重點分析DDR4/DDR5的內存控制原理，內存控制技術中的讀寫原理方法、原理圖設計和關鍵的信號特征。講解DDR4/DDR5的原理圖設計技巧，PCB設計中拓撲規劃，布局的設計技巧，阻抗的控制技巧，基于拓撲的規則設計技巧等。

2、從DDR4/DDR5內存地址、數據、命令、控制信號的原理入手講解在設計中的各種布線繞線的技巧辦法等。

3、講解DDR4/DDR5設計中的寄生參數的提取辦法和阻抗的控制技巧，延遲實際的控制技巧，Z方向過孔的補償處理等，同組內數據的擬合與對比辦法等，保證設計即正確的辦法。

03

活動說明

熱烈歡迎大家積極參與討論和技術交流，活動參與無需任何費用，優先邀請內群學習朋友和有急需解決技術問題的朋友前來。考慮到場地有限（僅限8人），需要報名的朋友，請掃描下面二維碼，現場提供茶水咖啡及小零食，歡迎大家。

04

活動截圖