數據中心、存儲、汽車和其他新興市場應用的增長正在推動下一代內存技術（DDR5、LPDDR5）的發展。與其前輩一樣，最新的內存技術也使用內存控制器和PHY之間的標準接口DFI，以降低集成成本并提高性能和數據吞吐效率。DFI 也隨著內存技術的發展而發展，下一代 DFI 5.0 在這里確保使用 DDR5/LPDDR5 的系統具有更高的性能。在這篇博客中，我們將討論 DFI 5.0 規范的新功能。

DFI 定義了跨接口高效通信所需的信號、時序和功能。該規范是為內存控制器和PHY的設計而開發的，但對內存控制器如何與系統設計接口或PHY如何與DRAM設備接口沒有任何限制。

在DFI 5.0中，訓練模式已經完全轉變為獨立于PHY的訓練模式，通過PHY訓練內存接口而不涉及控制器。減速模式也已擴展到 2N 模式。還添加了一個新的信號dfi_2n_mode以支持此行為。DFI 5.0 還有其他重大改進，以降低功耗，并改善互操作性和接口通信。

特定于 LPDDR5 的 DFI 更改

FSP（頻率設定點）

LPDDR4/5 增加了兩組物理寄存器空間，FSP0 和 FSP1，無需重新訓練即可在兩個不同的工作頻率之間切換。DFI 狀態接口新增信號dfi_freq_fsp，指示系統運行 FSP。該信號僅在初始化或DFI頻率變化操作期間應更改。新參數 dfifspx_freq已添加（其中 x 由 DRAM 中支持的 FSP 數量定義），它定義了每個 FSP 的頻率。這是由dfi_frequency信號和phyfreq_range可編程參數定義的編碼值。

WCK（寫入時鐘）

LPDDR5 SDRAM使用兩種不同頻率的時鐘。WCK 的頻率比命令時鐘高四倍或兩倍。在DFI 5.0接口中定義信號以控制WCK同步序列 - 打開WCK，切換模式，靜態狀態和關閉WCK。信號從控制器發送到PHY數據片，是由數據接口時鐘頻率比定義的相位信號。dfi_wck_en信號定義時鐘何時啟用或禁用。dfi_wck_toggle信號傳達 WCK 的狀態：STATIC_LOW、STATIC_HIGH、切換和FAST_TOGGLE。

DDR5/LPDDR5 的 DFI 接口更改

消息接口

MC 到 PHY 消息接口處理從 MC 到 PHY 的編碼消息的傳輸;它包括信號和定時參數。在 DDR 內存子系統中，控制器和/或 PHY 可能支持內存子系統功能。在某些情況下，控制器執行的函數可能會導致需要向 PHY 發送消息。消息傳遞包括預定義的消息和特定于設備的消息。控制器和 PHY 應支持相同的編碼。

簡而言之，DFI 5.0 具有像 WCK 這樣的新接口，以提高數據采樣的速度，并支持多個頻率集，從而實現與 DRAM 的無損通信。它還增加了消息接口，以改善MC和PHY之間的通信。其他接口更改包括降低功耗的增強功能、與 PHY 無關的啟動順序以及擴展頻率更改支持等。

審核編輯：郭婷