近期，Altera發布其下一代20nm產品中規劃的幾項關鍵創新技術，延續在硅片融合上的承諾，Altera向客戶提供終極系統集成平臺，以結合FPGA的硬件可編程功能、數字信號處理器和微處理器的軟件靈活性，以及面向應用的硬核知識產權（IP）的高效。在攻克20nm技術上，面臨了哪些技術挑戰，又實現了怎樣的突破，FPGA今后的發展方向如何，就業界普遍關注的問題，記者采訪了Altera公司首席技術官Misha Burich博士。

　　克服五大挑戰

　　談到技術挑戰，Altera公司首席技術官Misha Burich博士說道：“從工藝技術來講，每一個節點都會存在一些挑戰。”20nm與28nm相比，他指出主要存在以下幾個方面的挑戰：

　　一是在早期電路模擬上。在設計初期，需要遵循一些設計規則，而且要非常了解晶體管的特性，根據不同電壓和電流的特性，進行早期電路上的模擬。在20nm工藝節點上，需要更多的工藝步驟。

　　FPGA如今可集成非常多的功能，如I/O、收發器、DSP、存儲器等，對整個系統的集成能力要求非常高，每一種線路的特性也都不一樣，所以在早期需要大量的模型把線路模擬出來。

　　二是功耗方面的挑戰。把諸多器件集成在一起，將功耗保持在低水平上是非常大的挑戰。現在，20nm最大的芯片上有60億個晶體管，28nm時只有40億～50億個晶體管。Altera的20nm技術在功耗管理方面實現了創新，包括自適應電壓調整、可編程功耗技術以及工藝技術優化等，使得Altera器件功耗比前一代降低了60%。

　　三是架構設計上的挑戰。對于創新功能，在整個架構設計中需要非常小心的處理。20nm里有一些新挑戰，比如精度可調方面的DSP浮點運算器、收發器、3D技術等等。

　　四是來自可靠性方面的挑戰。Altera服務的客戶群是長期的，可能長達10年或20年。這樣在產品的可靠性上就是一個比較大的挑戰，需要詳細調試在不同應用環境下的不同電壓和不同溫度。

　　五是項目管理上的挑戰。團隊規模的要求非常高，Altera在攻克20nm工藝上的團隊有800多位工程師，他們來自不同的背景，有工藝技術方面的專家、IC設計工程師、架構工程師和EDA軟件工程師等，將一個大的團隊有效地無縫銜接，同時是在研發時間上也比較緊的情況下，這是非常大的挑戰。

　　實現三大突破

　　在克服了五大挑戰之后，Altera的20nm技術上還實現了三大突破，分別是：串行帶寬提高了2倍以上，系統集成度提高了10倍，DSP性能提高了5倍。

　　Misha Burich博士指出，在提高串行帶寬方面，Altera 20nm收發器將實現業界最大串行帶寬，支持向100G背板和400G系統的發展。20nm器件包括驅動CEI-25G-LR和以太網4×25G背板的28Gbps收發器，面向芯片至芯片或者芯片至光模塊連接而設計的40Gbps收發器。

　　在系統集成方面，Altera將引入創新的高速芯片至芯片接口，在一個3D封裝中集成多個管芯。Misha Burich博士說道：“目前真正意義上是2.5D，3D是Altera一個長遠的部署，我們將分而治之。”

　　借助FPGA、HardCopy ASIC或者第三方ASIC的集成，Altera能夠提供10倍于任何28nm產品系統集成度的單器件解決方案。Altera的異質混合3D IC將采用TSMC的芯片-晶圓-基底（CoWoS）集成工藝進行制造。利用這些器件，開發人員可大幅度提高系統集成度和系統性能以突出產品優勢，同時還可以降低系統功耗，減小電路板空間，并降低系統成本。

　　在DSP性能方面，刷新了業界的TFLOP/W基準。下一代精度可調DSP模塊增強技術實現了5 TFLOP（每秒5萬億次浮點運算）的單精度IEEE 754標準浮點運算性能。在此性能水平上，Altera 20nm器件的每瓦TFLOP要比當前的高5倍。結合了最具效能的OpenCL C設計流程、ARM硬核處理器子系統以及最高的TFLOP/W的硅片效率，Altera的20nm器件提供了終極異質混合計算平臺。