半導體行業長期秉持的摩爾定律（該定律規定芯片上的晶體管密度大約每兩年應翻一番）越來越難以維持。縮小晶體管及其間互連的能力正遭遇一些基本的物理限制。特別是，當銅互連按比例縮小時，其電阻率急劇上升，這會減少它們可承載的信息量并增加能耗。 該行業一直在尋找替代的互連材料，以讓摩爾定律的發展進程延續得更久一點。從很多方面來說，石墨烯是一個非常有吸引力的選擇：這種薄片狀的碳材料具有優異的導電性和導熱性，并且比金剛石還堅硬。

然而，研究人員在將石墨烯納入主流計算應用方面一直舉步維艱，主要有兩個原因。首先，沉積石墨烯需要高溫，這與傳統的互補金屬氧化物半導體（CMOS）制造工藝不兼容。其次，未摻雜的宏觀石墨烯片的載流子密度相對較低。

現在，位于美國加利福尼亞州米爾皮塔斯（Milpitas）的一家初創公司Destination 2D聲稱已經解決了這兩個問題。Destination 2D的團隊展示了一種在300°C的溫度下將石墨烯互連沉積到芯片上的技術，這個溫度足夠低，能夠通過傳統的互補金屬氧化物半導體（CMOS）技術來實現。他們還開發了一種摻雜石墨烯片的方法，據Destination 2D的聯合創始人兼首席技術官Kaustav Banerjee稱，這種方法可使電流密度達到銅的100倍。

“人們一直在嘗試將石墨烯用于各種應用，但在主流微電子領域，也就是本質上的CMOS技術中，到目前為止人們還未能使用（石墨烯）。”Banerjee說道。

Destination 2D并非唯一一家致力于石墨烯互連技術的公司。臺積電（TSMC）和三星（Samsung）也在努力使這項技術達到標準。然而，Banerjee聲稱，Destination 2D是唯一一家展示了直接在晶體管芯片頂部沉積石墨烯的公司，而不是先單獨制備互連部件，然后再將其附著到芯片上。

低溫沉積石墨烯

石墨烯于2004年首次被分離出來，當時研究人員用膠帶從石墨塊上剝離出石墨烯薄片。這種材料被認為非常有前景，以至于在2010年這一成果獲得了諾貝爾獎。（諾貝爾獎共同獲得者Konstantin Novoselov現在是Destination 2D的首席科學家）。

然而，用膠帶小心地從鉛筆芯上剝離石墨烯絕不是一種可大規模生產的方法。為了可靠地制造石墨烯結構，研究人員已經轉向化學氣相沉積法，即將碳氣體沉積到受熱的基底上。這通常需要的溫度遠高于CMOS制造中大約400°C的最高工作溫度。

Destination 2D

Destination 2D使用了一種在加州大學圣巴巴拉分校Banerjee實驗室開發的壓力輔助直接沉積技術。Banerjee稱這種技術為壓力輔助固相擴散，它使用一種犧牲金屬膜，如鎳。犧牲膜被放置在晶體管芯片的頂部，碳源沉積在其上方。然后，使用大約410到550千帕（60到80磅每平方英寸）的壓力，碳被迫穿過犧牲金屬，并在下方重新結合成干凈的多層石墨烯。然后簡單地去除犧牲金屬，將石墨烯留在芯片上進行排列。這項技術在300°C下工作，溫度足夠低，不會損壞下方的晶體管。

提高石墨烯的電流密度

在石墨烯互連排列之后，對石墨烯層進行摻雜以降低電阻率并提高其載流能力。Destination 2D團隊使用一種稱為插層（intercalation）的摻雜技術，即將摻雜原子擴散到石墨烯片層之間。 摻雜原子可以有多種，例如氯化鐵、溴和鋰。一旦注入，摻雜劑就會向石墨烯片層提供電子（或者說材料中的對應物，電子空穴），從而實現更高的電流密度。“插層化學是一個非常古老的學科，”Banerjee說，“我們只是將這種插層技術應用到石墨烯中，這是一種創新。”

這項技術有一個很有前景的特點——與銅不同，隨著石墨烯互連尺寸縮小，其載流能力會提高。這是因為對于更細的線路，插層技術變得更加有效。Banerjee認為，這將使他們的技術能夠在未來支持多代半導體技術。

Destination 2D已經在芯片層面展示了他們的石墨烯互連技術，并且他們還開發了可在制造工廠中應用的晶圓級沉積工具。他們希望與代工廠合作，將他們的技術用于研發，并最終用于生產。