包括7nm批量生產和6nm產品的流片, 三星電子在基于EUV技術的先進制程工藝開發上取得重大進展

4月16日,三星電子宣布，其5nm FinFET( 鰭式場效應晶體管)工藝技術已經開發完成，該技術可實現更小面積的芯片和超低功耗，并已準備好為客戶提供樣品，再次彰顯了其在晶圓代工領域的領導地位。此前，三星已實現7nm工藝的批量生產和客戶定制的6nm工藝的產品流片(Tape-out)，并將于4月份內實現7nm的出貨。

建設中的華城EUV廠鳥瞰圖(截止2019年3月)

據悉，與其第一代EUV(極紫外光刻)工藝7nm相比，三星的5nm FinFET工藝技術使芯片內邏輯區域的面積效率可提高到25%，同時降低功耗20%或提高性能10%，從而能夠提供更多創新的標準單元架構(Standard Cell)。從7nm轉到5nm工藝時, 客戶不僅能享受性能、功耗、面積(PPA)上的改進，還可充分利用三星尖端的EUV技術。與前代產品相同，5nm工藝在金屬層圖案化 (metal layer patterning)中使用了EUV技術，這樣可以在減少光罩層的同時，提供更好的保真度。

此外，三星5nm工藝的另一個關鍵優勢，在于可將所有在7nm工藝上開發的知識產權(IP)用于5nm工藝。因此，現有7nm芯片客戶在向5nm過渡時，將極大受益于遷移成本的降低和預先驗證好的設計環境，從而縮短5nm產品的開發時間。

得益于三星代工廠與其“SAFE(三星晶圓代工生態系統)”合作伙伴的密切合作，自2018年第四季度起，三星已經具備穩定的5nm工藝設計環境，該環境包括PDK(工藝設計工具包)、DM(設計方法)、EDA(電子設計自動化工具)和IP(知識產權)。此外，三星代工廠已開始向客戶提供5nm MPW(多項目晶圓)服務。

華城EUV廠的預期鳥瞰圖

三星電子(Samsung Electronics)代工業務副社長裴永昌表示：“5nm工藝的成功開發，證明了我們在基于EUV技術的先進節點的研發能力。為了響應客戶對先進工藝技術的需求，使其新產品更加出色，我們將繼續致力于加速基于EUV技術的先進制程的批量生產。”

同時，裴永昌先生介紹說，考慮到包括PPA和IP在內的各種優勢，未來5G、AI(人工智能)、HPC(高性能計算)和自動化等創新領域對EUV技術有大量需求。三星將利用包括EUV技術在內的強大實力，繼續向客戶提供最先進的技術和解決方案。

據悉，三星已經在韓國華城工廠上線了基于EUV 技術的生產線。此外，三星有計劃在2019年下半年將該技術擴大至華城新的生產線，并于第二年進一步增加生產規模。