JESD204B FPGA調(diào)試軟件加快高速設(shè)計速度

　　免費片內(nèi)二維統(tǒng)計眼圖掃描軟件支持高速數(shù)據(jù)轉(zhuǎn)換器至FPGA 信號完整性的快速系統(tǒng)內(nèi)驗證。

　　中國，北京——Analog Devices， Inc. （NASDAQ:ADI），全球領(lǐng)先的高性能信號處理解決方案供應商，今天發(fā)布了一款基于FPGA的參考設(shè)計及配套軟件和HDL代碼，該參考設(shè)計可降低集成JESD204B兼容轉(zhuǎn)換器的高速系統(tǒng)的設(shè)計風險。該軟件為JESD204B Xilinx收發(fā)器調(diào)試工具，可支持312.5Mbps至12.5Gbps的JESD204B數(shù)據(jù)轉(zhuǎn)換器至FPGA串行數(shù)據(jù)接口和Xilinx? Inc.， 7系列FPGA及Zynq?-7000全可編程SoC。它隨ADI轉(zhuǎn)換器免費提供，通過提供片內(nèi)二維統(tǒng)計眼圖掃描，幫助雷達陣列、軟件定義無線電以及其他高速系統(tǒng)的設(shè)計人員更快地驗證采用千兆收發(fā)器的JESD204B數(shù)據(jù)轉(zhuǎn)換器至FPGA設(shè)計的信號完整性。

　　Xilinx高速I/O產(chǎn)品經(jīng)理Revathi Narayanan表示：“ADI的JESD204B Xilinx收發(fā)器調(diào)試工具提供了片內(nèi)眼圖掃描功能，能以統(tǒng)計手段確定FPGA內(nèi)部信號的完整性，是測試和測量流程的有效補充。其他技術(shù)均針對FPGA封裝的外部，并在Xilinx自動增益控制和均衡器模塊處理之前采集信號，而ADI則利用Xilinx收發(fā)器片內(nèi)眼圖掃描功能，使開發(fā)人員可以監(jiān)控FPGA內(nèi)部JESD204B鏈路上的信號完整性和設(shè)計裕量，從而獲得更加準確的結(jié)果。”

　　ADI的參考設(shè)計直接從7系列IBERT內(nèi)核中的片內(nèi)Rx裕量分析功能收集數(shù)據(jù)，并在FPGA或者ARM?雙核Cortex?-A9 MPCore?處理器之一的內(nèi)部管理本地數(shù)據(jù)，在HDMI顯示器上顯示數(shù)據(jù)，或者通過以太網(wǎng)將數(shù)據(jù)送至遠程監(jiān)控站。一般地，其他掃描工具在片外測量信號，需要使用昂貴的測試和測量設(shè)備，或者需要通過JTAG傳回數(shù)據(jù)，以便在實驗室的主機/開發(fā)電腦上查看。

　　“實時”數(shù)據(jù)采集功能可監(jiān)控設(shè)備健康狀態(tài)

　　替代型掃描工具一般通過生成偽隨機位流（PRBS）的方式來測量高速數(shù)據(jù)鏈路，而系統(tǒng)會在封閉開發(fā)環(huán)境中校驗該偽隨機位流的位級正確性。這種方式并不描述設(shè)計的實際表現(xiàn)，也不說明設(shè)計是否可能瀕臨失敗。ADI的參考設(shè)計使用流向FPGA的真實JESD204B串行數(shù)據(jù)來測量鏈路的穩(wěn)健性。通過這種利用“實時”數(shù)據(jù)的方式，即使已在現(xiàn)場部署設(shè)計之后，也可監(jiān)控信號的保真度，從而在產(chǎn)品的壽命周期內(nèi)進行實時、預見性維護。

　　報價與供貨

　　關(guān)于ADI公司

　　Analog Devices， Inc.（簡稱ADI）將創(chuàng)新、業(yè)績和卓越作為企業(yè)的文化支柱，并基此成長為該技術(shù)領(lǐng)域最持久高速增長的企業(yè)之一。ADI公司是業(yè)界廣泛認可的數(shù)據(jù)轉(zhuǎn)換和信號處理技術(shù)全球領(lǐng)先的供應商，擁有遍布世界各地的60，000客戶，涵蓋了全部類型的電子設(shè)備制造商。作為領(lǐng)先業(yè)界40多年的高性能模擬集成電路（IC）制造商，ADI的產(chǎn)品廣泛用于模擬信號和數(shù)字信號處理領(lǐng)域。公司總部設(shè)在美國馬薩諸塞州諾伍德市，設(shè)計和制造基地遍布全球。ADI公司被納入標準普爾500指數(shù)（S&P 500 Index ）。

閱讀全文

FPGA(632043) FPGA(632043)
ADI(272273) ADI(272273)
Xilinx(130366) Xilinx(130366)

如何實現(xiàn)JESD204B時鐘方案最大性能

在一篇以前的文章中，Timothy T.曾談到JESD204B接口標準（該標準越來越受歡迎，因為它能在高速數(shù)據(jù)采集系統(tǒng)里簡化設(shè)計）的時鐘要求。在本文中，筆者將談?wù)摱秳雍铣善髋c清除器的不同系統(tǒng)參考信號

2018-05-14 08:48:18

10876

一文詳解JESD204B高速接口協(xié)議

JESD204B是邏輯器件和高速ADC/DAC通信的一個串行接口協(xié)議，在此之前，ADC/DAC與邏輯器件交互的接口大致分為如下幾種。

2025-04-24 15:18:36

4481

FPGA高速數(shù)據(jù)采集設(shè)計之JESD204B接口應用場景

` 本帖最后由 taiyangyu_2 于 2019-12-4 10:16 編輯一，JESD204B應用的優(yōu)缺點接觸過FPGA高速數(shù)據(jù)采集設(shè)計的朋友，應該會聽過新術(shù)語“JESD204B”。這是

2019-12-03 17:32:13

FPGA高速數(shù)據(jù)采集設(shè)計之JESD204B接口應用場景

一，JESD204B應用的優(yōu)缺點接觸過FPGA高速數(shù)據(jù)采集設(shè)計的朋友，應該會聽過新術(shù)語“JESD204B”。這是一種新型的基于高速SERDES的ADC/DAC數(shù)據(jù)傳輸接口。隨著ADC/DAC的采樣

2019-12-04 10:11:26

JESD204標準解析

，對數(shù)據(jù)速率的支持上升到了12.5Gbps，并分成設(shè)備的不同速度等級。此修訂版標準使用設(shè)備時鐘作為主要時鐘源，而不是像之前版本那樣以幀時鐘作為主時鐘源。圖3表示JESD204B版本中的新增功能。圖3.

2019-06-17 05:00:08

JESD204B 串行鏈路的均衡器優(yōu)化

`描述采用均衡技術(shù)可以有效地補償數(shù)據(jù)轉(zhuǎn)換器的 JESD204B 高速串行接口中的信道損耗。此參考設(shè)計采用了 ADC16DX370 雙 16 位 370 MSPS 模數(shù)轉(zhuǎn)換器 (ADC)，該轉(zhuǎn)換器利用

2015-05-11 10:40:44

JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？

什么是8b/10b編碼，為什么JESD204B接口需使用這種編碼？怎么消除影響JESD204B鏈路傳輸?shù)囊蛩兀?b class="flag-6" style="color: red">JESD204B中的確定延遲到底是什么？它是否就是轉(zhuǎn)換器的總延遲？JESD204B如何使用結(jié)束位？結(jié)束位存在的意義是什么？如何計算轉(zhuǎn)換器的通道速率？什么是應用層，它能做什么？

2021-04-13 06:39:06

JESD204B串行接口時鐘的優(yōu)勢

的JESD204IPCore 在他們的軟件里，從而簡化了邏輯的設(shè)計。1.2 JESD204B 時鐘的需求盡管JESD204B 也有不同的版本，但越來越多的廠商選擇Subclass1,因此市面上絕大多數(shù)的數(shù)模轉(zhuǎn)換器

2019-06-19 05:00:06

JESD204B協(xié)議介紹

在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時，我已知道了很多有關(guān) JESD204B 接口標準的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在 E2E 上的該

2022-11-21 07:02:17

JESD204B協(xié)議有什么特點？

在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時，我已知道了很多有關(guān) JESD204B 接口標準的信息，這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA

2021-04-06 06:53:56

JESD204B接口標準信息理解

作者：Ken C在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時，我已知道了很多有關(guān) JESD204B 接口標準的信息，這些器件使用該協(xié)議與 FPGA 通信。此外，我還在

2018-09-13 14:21:49

JESD204B是什么工作原理？控制字符是什么？

JESD204B的工作原理JESD204B的控制字符

2021-04-06 06:01:20

JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎？

請問各位大俠：JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎，該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別，謝謝！

2025-02-08 09:10:29

JESD204B生存指南

JESD204B生存指南

2019-05-28 12:08:12

JESD204B的優(yōu)勢

如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計，沒準聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它如何同 FPGA 協(xié)作。他們特別感興趣

2022-11-23 06:35:43

JESD204B的常見疑問解答

的JESD204發(fā)布版中。問：我為轉(zhuǎn)換器分配的JESD204B通道在系統(tǒng)板上無法順利路由至FPGA。交叉對太多，非常容易受串擾影響。能否重新映射JESD204B的通道分配，改善布局？答：雖然轉(zhuǎn)換器

2024-01-03 06:35:04

JESD204B的系統(tǒng)級優(yōu)勢

作者：Sureena Gupta如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計，沒準聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它如何同

2018-09-18 11:29:29

JESD204B轉(zhuǎn)換器的確定性延遲解密

處理模塊之間的任何延遲失配都會使性能下降。對于交錯式處理而言,樣本對齊同樣是必需的;在交錯式處理時,一個轉(zhuǎn)換器樣本后緊跟另一個樣本,且時間僅為一個時鐘周期中的一小部分。JESD204B第三代高速串行

2018-10-15 10:40:45

jesd204B調(diào)試經(jīng)驗有哪些？注意事項是什么？

jesd204B調(diào)試經(jīng)驗有哪些？注意事項是什么？

2021-06-21 06:05:50

jesd204b

我最近嘗試用arria 10 soc實現(xiàn)與ad9680之間的jesd204B協(xié)議，看了很多資料，卻依然感覺無從下手，不知道哪位大神設(shè)計過此協(xié)議，希望可以請教一番，在此先謝過。

2017-12-13 12:47:27

jesd204b ip核支持的線速率

因?qū)嶋H需求，本人想使用JESD204b的ip核接收ADC發(fā)送過來的數(shù)據(jù)，ADC發(fā)送的數(shù)據(jù)鏈路速率是15gbps, 廠家說屬于204b標準。我看到jesd204b的ip核標準最大是12.5gbps，但是支持的支持高達16.375 Gb/s的非標準線速率。請問我可以使用這個IP核接收ADC的數(shù)據(jù)嗎？

2020-08-12 09:36:39

調(diào)試ADS52J90板卡JESD204B接口遇到的問題求解

我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問題： 1、目前在應用手冊中能看到LVDS的詳細說明，但是缺少關(guān)于JESD204B的相關(guān)資料，能否提供相關(guān)JESD204B的相關(guān)資料

2024-11-28 06:13:11

AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進行映射的？

AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進行映射的

2023-12-04 07:27:34

AD9680 JESD204B接口的不穩(wěn)定會導致較大的電流波動，怎么解決？

AD采集芯片為AD9680-1000，時鐘芯片為AD9528。當 AD 采樣時鐘為 500MHz 時，jesd204B （串行線速 = 5 Gbps）穩(wěn)定。但是，當 AD 采樣時鐘為 800MHz

2025-04-15 06:43:11

一文讀懂JESD204B標準系統(tǒng)

JESD204B到底是什么呢？是什么導致了JESD204B標準的出現(xiàn)？什么是JESD204B標準？為什么關(guān)注JESD204B接口？

2021-05-24 06:36:13

串行LVDS和JESD204B的對比

因素。JESD204B串行接口規(guī)范專為解決這一關(guān)鍵數(shù)據(jù)鏈路的問題而建立。圖1表示使用JESD204A/B的典型高速轉(zhuǎn)換器至FPGA互連配置。本文余下篇幅將探討推動該規(guī)范發(fā)展的某些關(guān)鍵的終端系統(tǒng)

2019-05-29 05:00:04

以JESD204B subclass1來討論時鐘的時序需要以及TI時鐘芯片方案的實現(xiàn)

JESD204B采集卡項目綜合上板后，可以使用上位機通過千兆網(wǎng)來配置AD9144和AD9516板卡，實現(xiàn)高速AD采集。最終可以在示波器和上位機上采集到設(shè)定頻率的正弦波。本文重點介紹JESD204B

2019-12-17 11:25:21

使用JESD204B如何對數(shù)據(jù)進行組幀？

在使用JESD204B協(xié)議時，當L=8時，如果時雙通道數(shù)據(jù)，如何對數(shù)據(jù)進行組幀？是直接使用前8通道嗎

2024-11-14 07:51:24

在Xilinx FPGA上快速實現(xiàn)JESD204B

具有可重復的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，FPGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計正逐步

2018-10-16 06:02:44

基于高速串行數(shù)字技術(shù)的JESD204B鏈路延時設(shè)計

描述JESD204B 鏈路是數(shù)據(jù)轉(zhuǎn)換器數(shù)字接口的最新趨勢。這些鏈路利用高速串行數(shù)字技術(shù)提供很大的益處（包括增大的信道密度）。此參考設(shè)計解決了其中一個采用新接口的挑戰(zhàn)：理解并設(shè)計鏈路延遲。一個示例實現(xiàn)

2018-11-21 16:51:43

如何去實現(xiàn)JESD204B時鐘？

JESD204B數(shù)模轉(zhuǎn)換器的時鐘規(guī)范是什么？JESD204B數(shù)模轉(zhuǎn)換器有哪些優(yōu)勢？如何去實現(xiàn)JESD204B時鐘？

2021-05-18 06:06:10

如何讓JESD204B在FPGA上工作？FPGA對于JESD204B需要多少速度？

和DAC不能通過這些高速串行接口進行配置，就是說FPGA與轉(zhuǎn)換器無法與任何常用標準接口，利用高串行-解串(SERDES)帶寬。新型轉(zhuǎn)換器與JESD204B之類的FPGA接口較為復雜，如何讓JESD204B在FPGA上工作？FPGA對于JESD204B需要多少速度？

2021-04-06 09:46:23

如何采用系統(tǒng)參考模式設(shè)計JESD204B時鐘

LMK04821系列器件為該話題提供了很好的范例研究素材，因為它們是高性能的雙環(huán)路抖動清除器，可在具有器件和SYSREF時鐘的子類1時鐘方案里驅(qū)動多達七個JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型

2022-11-18 06:36:26

寬帶數(shù)據(jù)轉(zhuǎn)換器應用的JESD204B與串行LVDS接口考量

以及更好的性能，推動了對更高數(shù)據(jù)處理能力的要求。高速模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器至FPGA接口已成為某些系統(tǒng)OEM廠商滿足下一代大量數(shù)據(jù)處理需要的限制因素。JESD204B串行接口規(guī)范專為解決這一關(guān)鍵數(shù)據(jù)鏈

2021-11-03 07:00:00

帶JESD204B輸出的14位170Msps雙通道ADC

DC1974A-C，LTC2122演示板，14位，170Msps雙通道ADC，帶JESD204B輸出。演示電路1974A-C支持具有符合JESD204B標準的CML輸出的LTC2122,14位雙

2019-06-20 08:05:16

構(gòu)建JESD204B鏈路的步驟

在上篇博客《理解JESD204B協(xié)議》中，我對 JESD204B 協(xié)議中的三個狀態(tài)進行了概括性的功能介紹。這三個狀態(tài)對于在鏈路的 TX 和 RX 之間構(gòu)建有效數(shù)據(jù)鏈路非常重要，它們是：代碼組同步

2022-11-21 07:18:42

構(gòu)建JESD204B鏈路的步驟

的 LMFS 配置和 PLL 設(shè)置。要在經(jīng)過 JESD204B 協(xié)議的各個狀態(tài)時檢驗信號，可使用 FPGA 廠商提供的信號分析工具。構(gòu)建JESD204B 鏈路的第一步是RX 發(fā)信號通知TX 開始代碼組同步

2018-09-13 09:55:26

ADI公司和Xilinx聯(lián)手實現(xiàn)JEDEC JESD204B互操作性

JESD204 LogiCORE? IP和ADI AD9250模數(shù)高速數(shù)據(jù)轉(zhuǎn)換器之間的JESD204B實現(xiàn)互操作。實現(xiàn)邏輯和數(shù)據(jù)轉(zhuǎn)換器器件之間的JESD204B互操作性，是促進該新技術(shù)廣泛運用的一個重大里程碑。

2013-10-09 11:10:34

3985

JESD204B解決方案簡化FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成

Altera公司今天宣布，開始提供多種JESD204B解決方案，設(shè)計用于在使用了最新JEDEC JESD204B標準的系統(tǒng)中簡化Altera FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成。很多應用都使用了這一接口標準，包括雷達、無線射頻前端、醫(yī)療成像設(shè)備、軟件無線電，以及工業(yè)應用等。

2014-01-24 10:14:58

2776

在Xilinx_FPGA上快速實現(xiàn)_JESD204B協(xié)議

在Xilinx FPGA上快速實現(xiàn) JESD204B

2016-01-04 18:03:06

JESD204B協(xié)議概述

2017-04-08 04:48:17

2714

在Xilinx FPGA上快速實現(xiàn) JESD204B

。隨著轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。

2017-04-12 10:22:11

16280

基于JESD204B高速數(shù)據(jù)傳輸協(xié)議通過DDC魔法乘以ADC的虛擬通道數(shù)

JESD204B是一種高速數(shù)據(jù)傳輸協(xié)議，采用8位/10位編碼和加擾技術(shù)，旨在確保足夠的信號完整性。針對JESD204B標準，總吞吐量變?yōu)樵诖嗽O(shè)置中，由于AD9250中沒有其他數(shù)字處理任務(wù)，所以JESD204B鏈路（JESD204B發(fā)射器）一目了然。

2017-09-08 11:36:03

通過ADC來詳細了解JESD204B規(guī)范的各層

隨著高速ADC跨入GSPS范圍，與FPGA(定制ASIC)進行數(shù)據(jù)傳輸?shù)氖走x接口協(xié)議是JESD204B。為了捕捉頻率范圍更高的RF頻譜，需要寬帶RF ADC。在其推動下，對于能夠捕捉更寬帶寬并支持

2017-11-16 18:48:16

11657

JESD204B SystemC module 設(shè)計簡介(一)

本設(shè)計致力于用SystemC語言建立JESD024B的協(xié)議標準模型，描述JESD204B的所有行為，并且能夠保證用戶可以通過該JESD204B的SystemC庫，進行JESD204B行為的仿真

2017-11-17 09:36:56

3518

如何在Xilinx FPGA上快速實現(xiàn)JESD204B？操作步驟詳細說明

轉(zhuǎn)換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉(zhuǎn)換器和集成RF收發(fā)器中也變得更為常見。此外，FPGA和ASIC中靈活的串行器/解串器(SERDES)設(shè)計正逐步取代連接轉(zhuǎn)換器的傳統(tǒng)并行LVDS/CMOS接口，并用來實現(xiàn) JESD204B物理層。

2017-11-17 14:44:16

7209

JESD204B標準及演進歷程

在從事高速數(shù)據(jù)擷取設(shè)計時使用FPGA的人大概都聽過新JEDEC標準「JESD204B」的名號。近期許多工程師均聯(lián)絡(luò)德州儀器，希望進一步了解 JESD204B 接口，包括與FPGA如何互動、JESD204B如何讓他們的設(shè)計更容易執(zhí)行等。本文介紹 JESD204B標準演進，以及對系統(tǒng)設(shè)計工程師有何影響。

2017-11-18 02:57:01

14901

JESD204B接口及協(xié)議狀態(tài)過程

在使用我們的最新模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)設(shè)計系統(tǒng)時，我已知道了很多有關(guān) JESD204B接口標準的信息，這些器件使用該協(xié)議與FPGA 通信。

2017-11-18 04:10:55

3410

JESD204B工作原理及其控制字符詳解

目前，將JESD204B作為高速數(shù)據(jù)轉(zhuǎn)換器首選數(shù)字接口的趨勢如火如荼。JESD204接口于2006年首次發(fā)布，2008年改版為JESD204A，2011年8月再改版為目前的JESD204B

2017-11-18 06:07:01

17928

JESD204B在時鐘方面的設(shè)計及其驗證實現(xiàn)

隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來越高，JESD204B 串行接口已經(jīng)越來越多地廣泛用在數(shù)模轉(zhuǎn)換器上，其對器件時鐘和同步時鐘之間的時序關(guān)系有著嚴格需求。本文就重點講解了JESD204B 數(shù)模轉(zhuǎn)換器的時鐘

2017-11-18 08:00:01

2492

FPGA 的高速數(shù)據(jù)采集設(shè)計之JESD204B部分詳解

2017-11-18 08:36:01

3853

針對高速數(shù)據(jù)轉(zhuǎn)換器的最新高速JESD204B標準帶來了驗證挑戰(zhàn)

JESD204B是最新的12.5 Gb/s高速、高分辨率數(shù)據(jù)轉(zhuǎn)換器串行接口標準。轉(zhuǎn)換器制造商的相關(guān)產(chǎn)品已進入市場，并且支持JESD204B標準的產(chǎn)品預計會在不久的將來大量面世。JESD204B接口

2017-11-18 18:57:16

3629

基于FPGA連接的JESD204B高速串行鏈路設(shè)計需要考慮的基本硬件及時序問題詳解

與賽靈思FPGA連接的數(shù)據(jù)轉(zhuǎn)換器正迅速采用全新JESD204B高速串行鏈路。要使用該接口格式及協(xié)議，設(shè)計必須考慮一些基本硬件及時序問題。

2018-07-19 13:51:00

6518

簡述Arria10接口JESD204B的與ADI9144性能

Arria10接口的JESD204B與ADI9144的互操作性

2018-06-20 00:06:00

5211

JESD204B DSP套件的基本介紹

該視頻重點介紹了Xilinx Kintex UltraScale FPGA模擬器件JESD204B DSP套件，該套件采用Xilinx Kintex UltraScale KCU105開發(fā)板，KU40器件與ADI公司的AD-FMCDAQ2-EBZ高速模擬FMC模塊配合使用。

2018-11-26 06:53:00

3458

JESD204B接口標準中的眼圖測量

該視頻將為觀眾介紹JESD204B接口中的眼圖測量。

2019-08-01 06:19:00

4828

JESD204B接口標準如何用于ADC到FPGA設(shè)計中

ADI和Xilinx的專家解釋了JESD204B接口標準的重要性，并說明了該標準如何用于ADC到FPGA設(shè)計中。

2019-08-01 06:15:00

3813

JESD204B傳輸層的實現(xiàn)方式介紹

這是ADI公司JESD204B在線研討會系列的第一部分，將討論傳輸層的基本元素，及其在ADI高速ADC、DAC和收發(fā)器中的實現(xiàn)方式。

2019-07-18 06:14:00

3961

實現(xiàn)JESD204B A/D轉(zhuǎn)換器至FPGA設(shè)計的方法和技巧（3.3）

來自ADI公司和Xilinx公司的專家齊聚一堂，共同展示兩種JESD204B A/D轉(zhuǎn)換器至FPGA設(shè)計，同時介紹其實現(xiàn)技巧。

2019-07-03 06:14:00

3005

使用JESD204B兼容型AD9250 A/D轉(zhuǎn)換器進行快速原型開發(fā)

使用JESD204B兼容型AD9250 A/D轉(zhuǎn)換器進行快速原型開發(fā)。這款器件隨FMC板提供，同時提供在線軟件和支持，是利用ADI的JESD204B數(shù)據(jù)轉(zhuǎn)換器連接Xilinx Kintex和Virtex FPGA的一種更快、更簡單的方式。

2019-06-25 06:16:00

3118

兩種JESD204B A/D轉(zhuǎn)換器轉(zhuǎn)FPGA設(shè)置與實現(xiàn)技巧

來自ADI公司和Xilinx公司的專家共同展示兩種JESD204B A/D轉(zhuǎn)換器轉(zhuǎn)FPGA設(shè)置，同時介紹其實現(xiàn)技巧。

2019-06-21 06:01:00

3141

搭載JESD204B編碼的高速數(shù)據(jù)采集開發(fā)板

這款高速數(shù)據(jù)采集板含有兩個14位、250 MSPS雙通道ADC AD9250，支持高速串行JESD204B編碼輸出，可以顯著改善FPGA連接性能。在本例中，我們將其連接到一塊Xilinx KC706開發(fā)板上。

2019-06-20 06:10:00

4388

TR0033: PolarFire FPGA JESD204B Interoperability Test Report

TR0033: PolarFire FPGA JESD204B Interoperability Test Report

2021-02-03 15:30:29

Validating ADI Converters Inter-operability with Xilinx FPGA and JESD204B/C IP

Validating ADI Converters Inter-operability with Xilinx FPGA and JESD204B/C IP

2021-02-19 16:05:33

驗證ADI轉(zhuǎn)換器與Xilinx FPGA和JESD204B/C IP的互操作性

驗證ADI轉(zhuǎn)換器與Xilinx FPGA和JESD204B/C IP的互操作性

2021-04-09 14:37:51

LTC6952：超低抖動、4.5 GHz PLL，帶11個輸出和JESD204B/JESD204C支持數(shù)據(jù)表

LTC6952：超低抖動、4.5 GHz PLL，帶11個輸出和JESD204B/JESD204C支持數(shù)據(jù)表

2021-04-22 15:52:09

帶JESD204B串行接口的14位250 Msps ADC系列

帶JESD204B串行接口的14位250 Msps ADC系列

2021-05-18 15:04:50

JESD204B互操作報告(AD9250 Xilinx Kintex7)

JESD204B互操作報告(AD9250 Xilinx Kintex7)

2021-05-19 20:52:50

JESD204B是否真的適合你

作者：Sureena Gupta 如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計，沒準聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它

2021-11-10 09:43:33

1032

JESD204B協(xié)議相關(guān)介紹與具體應用實例

接觸過FPGA高速數(shù)據(jù)采集設(shè)計的朋友，應該會聽過新術(shù)語“JESD204B”。這是一種新型的基于高速SERDES的ADC/DAC數(shù)據(jù)傳輸接口。隨著ADC/DAC的采樣速率變得越來越高，數(shù)據(jù)的吞吐量

2022-07-04 09:21:58

6414

JESD204B時鐘網(wǎng)絡(luò)原理概述

明德?lián)P的JESD204B采集卡項目綜合上板后，可以使用上位機通過千兆網(wǎng)來配置AD9144和AD9516板卡，實現(xiàn)高速ad采集。最終可以在示波器和上位機上采集到設(shè)定頻率的正弦波。本文重點介紹JESD204B時鐘網(wǎng)絡(luò)。

2022-07-07 08:58:11

2424

JESD204B標準的ADC與FPGA的接口應用判斷

本文闡釋了JESD204B標準的ADC與FPGA的接口，如何判斷其是否正常工作，以及可能更重要的是，如何在有問題時排除故障。文中討論的故障排除技術(shù)可以采用常用的測試與測量設(shè)備，包括示波器和邏輯分析儀

2022-08-02 08:03:34

2470

如何構(gòu)建您的JESD204B 鏈路

如何構(gòu)建您的JESD204B 鏈路

2022-11-04 09:52:11

理解JESD204B協(xié)議

理解JESD204B協(xié)議

2022-11-04 09:52:12

JESD204B：適合您嗎？

JESD204B：適合您嗎？

2022-11-07 08:07:23

JESD204B學習手冊

JESD204B接口一般用在高速的AD和DA芯片上，用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少大量的IO管腳，所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。

2022-12-22 09:45:18

3902

在賽靈思FPGA上快速實現(xiàn)JESD204B

JESD204是一款高速串行接口，用于將數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）連接到邏輯器件。該標準的修訂版B支持高達12.5 Gbps的串行數(shù)據(jù)速率，并確保JESD204鏈路上的可重復確定性延遲。隨著轉(zhuǎn)換器速度和分辨率的不斷提高，JESD204B接口在ADI公司的高速轉(zhuǎn)換器和集成RF收發(fā)器中變得越來越普遍。

2023-01-09 16:41:38

6244

JED204B是什么？JESD204B的分類及優(yōu)缺點介紹

大部分的ADC和DAC都支持子類1，JESD204B標準協(xié)議中子類1包括：傳輸層，鏈路層，物理層。在少部分資料中也會介紹含有應用層，應用層是對JESD204B進行配置的接口，在標準協(xié)議中是不含此層，只是為了便于理解，添加的一個層。

2023-05-10 15:52:55

3056

JESD204B是FPGA中的新流行語嗎

JESD204B規(guī)范是JEDEC標準發(fā)布的較新版本，適用于數(shù)據(jù)轉(zhuǎn)換器和邏輯器件。如果您正在使用FPGA進行高速數(shù)據(jù)采集設(shè)計，您會聽到新的流行詞“JESD204B”。與LVDS和CMOS接口相比，這一較新的版本具有顯著的優(yōu)勢，因為它包括更簡單的布局和更少的引腳數(shù)。

2023-05-26 14:49:31

1468