明德?lián)P的JESD204B采集卡項(xiàng)目綜合上板后,可以使用上位機(jī)通過(guò)千兆網(wǎng)來(lái)配置AD9144和AD9516板卡,實(shí)現(xiàn)高速ad采集。最終可以在示波器和上位機(jī)上采集到設(shè)定頻率的正弦波。本文重點(diǎn)介紹JESD204B時(shí)鐘網(wǎng)絡(luò)。
一,JESD204B時(shí)鐘網(wǎng)絡(luò)原理概述
本文以JESD204Bsubclass1來(lái)討論時(shí)鐘的時(shí)序需要以及TI時(shí)鐘芯片方案的實(shí)現(xiàn)。任何一個(gè)串行協(xié)議都離不開(kāi)幀和同步,JESD204B也不例外,也需要收發(fā)雙方有相同的幀結(jié)構(gòu),然后以一種方式來(lái)同步,即辨別起始。JESD204B是以時(shí)鐘信號(hào)的沿來(lái)辨別同步的開(kāi)始,以及通過(guò)一定的握手信號(hào)使得收發(fā)雙方能夠正確識(shí)別幀的長(zhǎng)度和邊界,因此時(shí)鐘信號(hào)及其時(shí)序關(guān)系對(duì)于JESD204B就顯得極其重要。下圖是典型的JESD204B系統(tǒng)的系統(tǒng)連接:

Device Clock是器件工作的主時(shí)鐘,一般在數(shù)模轉(zhuǎn)換器里為其采樣時(shí)鐘或者整數(shù)倍頻的時(shí)鐘,其協(xié)議本身的幀和多幀的時(shí)鐘也是基于Device Clock.SYSREF是用于指示不同轉(zhuǎn)換器或者邏輯的Device Clock的沿,或者不同器件間Deterministic latency的參考。如下圖所示,Device Clock和SYSREF必須滿足的時(shí)序關(guān)系。

SYSREF的第一個(gè)上升沿要非常容易的能被Device Clock捕捉到,這樣就需要SYSREF和Device Clock滿足上圖的時(shí)序關(guān)系。通常會(huì)因?yàn)?a target="_blank">PCB的線長(zhǎng)以及時(shí)鐘器件不同通道輸出時(shí)的Skew,會(huì)帶來(lái)一定的誤差,Device Clock的上升沿不一定正好在SYSREF的脈沖的正中間,工程上只要在一定范圍內(nèi)就能保證JESD204收發(fā)正常工作。
二,明德?lián)PJESD204B項(xiàng)目時(shí)鐘網(wǎng)絡(luò)介紹
明德?lián)PJESD204B采集卡項(xiàng)目使用Xilinx的KC705開(kāi)發(fā)板,外接的DA板卡包含ad9144芯片和ad9516時(shí)鐘芯片。
該項(xiàng)目由FPGA發(fā)送一個(gè)源時(shí)鐘到ad9516芯片,接著由ad9516芯片輸出4個(gè)時(shí)鐘,其中2個(gè)時(shí)鐘輸送到FPGA,另外2個(gè)時(shí)鐘輸送到ad9144芯片。具體架構(gòu)如下圖:

AD9516介紹
AD9516,這是一個(gè)由ADI公司設(shè)計(jì)的14路輸出時(shí)鐘發(fā)生器,具有亞皮秒級(jí)抖動(dòng)性能,還配有片內(nèi)集成鎖相環(huán)(PLL)和電壓控制振蕩器(VCO)。片內(nèi)VCO的調(diào)諧頻率范圍為2.55 GHz至2.95 GHz。或者,也可以使用最高2.4 GHz的外部VCO/VCXO。
AD9516有6路(3對(duì))LVPECL輸出,4路(2對(duì))LVDS輸出以及8路LVCMOS(每個(gè)LVDS可以作為2路LVCMOS)輸出。每對(duì)之間共享數(shù)值為1-32的分頻數(shù)值,因此,每對(duì)LVPECL或者LVDS輸出的時(shí)鐘頻率是相同的。LVPECL輸出可達(dá)1.6GHz,LVDS輸出可達(dá)800MHz,LVCMOS可達(dá)250MHz。輸入?yún)⒖紩r(shí)鐘頻率和VCO工作頻率有如關(guān)系: Fvco=(Fref/R)*(P*B+A)
每路輸出還有單路的分頻因子(1-32)可以配置,通過(guò)參考時(shí)鐘的選擇,內(nèi)部P、B、A寄存器以及每路分頻寄存器的配置,可以得到我們想要的時(shí)鐘。
以上就是關(guān)于明德?lián)PJESD204B的時(shí)鐘網(wǎng)絡(luò)的介紹,明德?lián)P可承接基于JESD204B的高速數(shù)據(jù)傳輸項(xiàng)目,若想了解更多,感興趣的同學(xué)可以留言相互討論!
-
時(shí)鐘網(wǎng)絡(luò)
+關(guān)注
關(guān)注
0文章
16瀏覽量
6700 -
JESD204B
+關(guān)注
關(guān)注
6文章
83瀏覽量
19897
發(fā)布評(píng)論請(qǐng)先 登錄
LMK04828 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)手冊(cè)
?LMK0482x系列超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)文檔總結(jié)
LMK04610 超低噪聲和低功耗 JESD204B 兼容時(shí)鐘抖動(dòng)清除器技術(shù)手冊(cè)
LMK04616 超低噪聲低功耗JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)
?LMK04828-EP 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)
LMK04832 超低噪聲、3.2 GHz、15 輸出、JESD204B 時(shí)鐘抖動(dòng)清除器技術(shù)手冊(cè)
?LMK04368-EP 超低噪聲JESD204B/C雙環(huán)路時(shí)鐘抖動(dòng)清除器總結(jié)
JESD204B生存指南
替代HMC7044超低噪高性能時(shí)鐘抖動(dòng)消除器支持JESD204B
LTC6953具有11個(gè)輸出并支持JESD204B/JESD204C協(xié)議的超低抖動(dòng)、4.5GHz時(shí)鐘分配器技術(shù)手冊(cè)
AD9680 JESD204B接口的不穩(wěn)定會(huì)導(dǎo)致較大的電流波動(dòng),怎么解決?
LTC6952具有11個(gè)輸出并支持JESD204B/JESD204C協(xié)議的超低抖動(dòng)、4.5GHz PLL技術(shù)手冊(cè)
JESD204B時(shí)鐘網(wǎng)絡(luò)原理概述
評(píng)論