簡(jiǎn)介

隨著高速ADC跨入GSPS范圍，與FPGA(定制ASIC)進(jìn)行數(shù)據(jù)傳輸?shù)氖走x接口協(xié)議是JESD204B。為了捕捉頻率范圍更高的RF頻譜，需要寬帶RF ADC。在其推動(dòng)下，對(duì)于能夠捕捉更寬帶寬并支持配置更靈活的SDR(軟件定義無線電)平臺(tái)的GSPS ADC，高速串行接口(在此情況下既JESD204B)是必不可少的。JESD204B標(biāo)準(zhǔn)是一種分層規(guī)范，了解這一點(diǎn)很重要。規(guī)范中的各層都有自己的功能要完成。應(yīng)用層支持JESD204B鏈路的配置和數(shù)據(jù)映射。傳輸層實(shí)現(xiàn)轉(zhuǎn)換樣本與成幀未加擾八位字之間的映射。加擾層可以選擇性地獲取八位字并進(jìn)行加擾或解擾，以便通過延展頻譜尖峰來降低EMI效應(yīng)。加擾在發(fā)送器中完成，解擾在接收器中完成。在數(shù)據(jù)鏈路層中，可選加擾的八位字編碼成10位字符。該層也是產(chǎn)生或檢測(cè)控制字符的地方，目的是監(jiān)視和維護(hù)通道對(duì)齊。物理層即串行器/解串器(SERDES)層，負(fù)責(zé)以線路速率發(fā)送或接收字符。該層包括串行器、驅(qū)動(dòng)器、接收器、時(shí)鐘和數(shù)據(jù)恢復(fù)電路。圖1顯示了這些層在JESD204B中的安排。為了更好地理解該規(guī)范，詳細(xì)闡釋各層對(duì)了解ADC樣本如何映射到8B/10B串行字是有好處的。

?

圖1. 通過JESD204B各層的簡(jiǎn)化數(shù)據(jù)流

應(yīng)用層

通過應(yīng)用層可以實(shí)現(xiàn)特殊用戶配置，以及將采樣數(shù)據(jù)映射到典型JESD204B規(guī)范之外。這樣便能更有效地使用該接口來降低功耗并獲得其它好處。必須注意：發(fā)送器(ADC)和接收器(FPGA)均須采用此類特殊配置。接收器和發(fā)送器必須以相同方式進(jìn)行配置，以便正確傳輸和解讀數(shù)據(jù)。對(duì)于需要以不同于N'(每個(gè)樣本傳輸?shù)奈粩?shù))的樣本大小傳輸數(shù)據(jù)的ADC，以獨(dú)特方式配置應(yīng)用層可能有利。可以將多個(gè)樣本重新包裝，從而降低通道速率，提高鏈路整體效率。

傳輸層

讓我們仔細(xì)看看JESD204B規(guī)范的傳輸層。傳輸層接受ADC樣本并添加信息(填充)以產(chǎn)生半字節(jié)組(通常在4位邊界上)。此信息以結(jié)束位或控制位的形式提供，是有關(guān)所傳輸數(shù)據(jù)的附加信息。傳輸層將這些半字節(jié)組安排為幀。必須注意：傳輸層以并行數(shù)據(jù)將這些樣本提供給數(shù)據(jù)鏈路。并行數(shù)據(jù)總線的寬度由成幀器結(jié)構(gòu)決定，單字節(jié)為8位，雙字節(jié)為16位，以此類推。此時(shí)的數(shù)據(jù)流尚未達(dá)到串行器。

一個(gè)ADC可以映射到一個(gè)單通道鏈路，或者映射到一個(gè)多通道鏈路。這種配置能力對(duì)于寬帶RF應(yīng)用中使用的GSPSADC特別方便，在此類應(yīng)用中，采樣速率決定是否使用多個(gè)通道，以便符合對(duì)通道速率的限制。若同一器件中有M個(gè)ADC，也可以將多個(gè)轉(zhuǎn)換器映射到多個(gè)通道。這些ADC可以映射到一個(gè)單通道鏈路，或者映射到一個(gè)包括L個(gè)通道的多通道鏈路。某些情況下，一個(gè)ADC可能需要多個(gè)通道。這要由給定ADC的最大通道速率來決定。例如，12位、2.5 GSPS AD9625的最大通道速率為6.5 Gbps。這意味著當(dāng)N'等于16時(shí)，總共需要8個(gè)通道。有時(shí)候，通道速率可能受到系統(tǒng)中的FPGA限制。對(duì)于在RF應(yīng)用中使用GSPSADC的客戶，成本可能是設(shè)計(jì)考慮之一。為了降低成本，可以使用通道速率較低的FPGA。例如，14位、1.0 GSPS雙通道AD9680的最大通道速率為12.5 Gbps。AD9680有4個(gè)輸出通道，可配置抽取來降低采樣速率，從而降低通道速率。這對(duì)于特定RF應(yīng)用有兩個(gè)作用：一是降低通道速率，二是帶寬選擇。

現(xiàn)在回到JESD204B參數(shù)，N'參數(shù)指定JESD204B字大小。轉(zhuǎn)換器采樣分辨率被分解成4位半字節(jié)。14位轉(zhuǎn)換器和16位轉(zhuǎn)換器分別有4個(gè)半字節(jié)，而12位轉(zhuǎn)換器有3個(gè)半字節(jié)。如果AD9625的N'設(shè)置為12，則所需通道數(shù)可以減少2個(gè)，有6個(gè)通道便可使通道速率小于6.5 Gbps。建議將轉(zhuǎn)換樣本數(shù)(S)映射到4位半字節(jié)邊界上的JESD204B字中。圖2顯示了ADC樣本數(shù)到串行通道的映射。它已經(jīng)參數(shù)化，支持許多可以利用JESD204B實(shí)現(xiàn)的潛在情況。

N'參數(shù)等于半字節(jié)數(shù)量乘以4。將轉(zhuǎn)換器的N'設(shè)為16，分辨率范圍設(shè)為8位至16位，對(duì)于發(fā)射器和接收器都是有益的。這允許將相同的發(fā)射器和接收器用于多個(gè)轉(zhuǎn)換器，從而簡(jiǎn)化了整體系統(tǒng)設(shè)計(jì)。不完整的半字節(jié)有空間可用于JESD204B標(biāo)準(zhǔn)定義的控制位(CS)或結(jié)束位(下面的圖2中顯示為TT)中。必須滿足公式N' = N + CS + T。如有控制位，其附于每個(gè)轉(zhuǎn)換器樣本的LSB之后。在使用轉(zhuǎn)換器數(shù)量、每幀采樣數(shù)量、JESD204B字大小和最大通道速率來計(jì)算通道數(shù)量后，我們就可以確定每幀所發(fā)送的八位字?jǐn)?shù)量F。可采用下面的公式來確定該參數(shù)：F = (M × S × N')/(8 × L)。有關(guān)JESD204鏈路參數(shù)的更多信息，請(qǐng)參閱參考文獻(xiàn)1，其中對(duì)鏈路參數(shù)做了更詳細(xì)的說明。另有一個(gè)分為四部分的在線研討會(huì)，它從傳輸層開始，提供了有關(guān)JESD204標(biāo)準(zhǔn)的進(jìn)一步信息。

?

圖2. 傳輸層ADC樣本映射