為什么DDR5要設計sub channel的概念，sub channel的設計初衷是什么？一個sub channel的帶寬是32bit，要組成一個64bit的cache line豈不是還是需要兩個channel同時工作？

首先引入2個概念:

1、Burst Length: 突發(Burst) 是指在同一行中相鄰的存儲單元連續進行數據傳輸的方式。連續傳輸的周期數就是突發長度 (Burst Lengths，簡稱BL)。

對于DDR3和DDR4內存，其BL=8: 對于DDR5內存，其BL=16.

2、Cache line: 我們知道CPU是不能直接讀取內存當中的數據，CPU要想讀取內存當中的數據，首先要將數據從內存里加載到高速緩存cache中，然后再讀取cache中的數據

我們將一個cache平均分成相等的很多塊，每一個塊大小我們稱之為cache line。

例如: 一個32 Bytes大小的cache，如果我們將其平均分成32塊，那么每一塊cache line就是1Byte，總共有32行cache line。如果我們將其平均分成8塊，那么cache line大小就是4 Bytes，總共8行cache line。

cache line是cache和內存之間數據傳輸的最小單位。什么是最小單位?

例: cache從Memory獲取數據的最小單位是64Bytes，當cache要從內存里讀取一個32 Bytes的數據時，不會只把這32 Bytes的數據讀進來，而是會把64 Bytes的數據一起讀進來

而對于X86架構的CPU來講，它的Cache line大小正好就是64Bytes。

在我們DDR4時，數據位寬是64位的，就是我們一次讀寫64bit的數據，每次讀寫最高的BurstLength是8位，乘起來就是64bit*8=512bit=64Byte，也就是我們X86架構的CPU cache line 的大小。

那么到了DDR5的時候，每次讀寫最高的Burst Length變為了16位，如果我們的通道還是維持64bit的位寬，那么我們乘起來就是64bit*16=1024bit，1024bit超過了我們的cpu cache line%的傳統大小。如果我們依然要這么做的話，那么我們的內存控制器的架構，從底層硬件到上層讀寫數據的軟件配套都要去改，這樣改動就非常大。所以在DDR5時，就引入了sub-channel的概念

每個sub-channel有效數據位是32位，32bit*16 (Burst Length) =512bit，這樣就能夠滿足我們cpu cache line 的需求。所以就是DDR5引入sub-channel的原因。

Reference：為什么DDR5要在一個dimm里面設計兩個channel？- 知乎 (zhihu.com)

審核編輯：黃飛

?