華金證券，孫遠(yuǎn)峰、王海維、王臣復(fù)

先進(jìn)封裝：打破IC發(fā)展限制，向高密度封裝時(shí)代邁進(jìn)

封裝：保護(hù)芯片及確保電路性能

集成電路封裝是指將制備合格芯片、元件等裝配到載體上，采用適當(dāng)連接技術(shù)形成電氣連接，安裝外殼，構(gòu)成有效組件的整個(gè)過(guò)程，封裝主要起著安放、固定、密封、保護(hù)芯片，以及確保電路性能和熱性能等作用。 集成電路封裝一般可以分為芯片級(jí)封裝（0級(jí)封裝）、元器件級(jí)封裝（1級(jí)封裝）、板卡級(jí)封裝（2級(jí)封裝）和整機(jī)級(jí)封裝（3級(jí)封裝）。

區(qū)別：連接芯片方式劃分傳統(tǒng)與先進(jìn)

根據(jù)切割與封裝順序劃分：傳統(tǒng)封裝（先從晶圓上分離出單個(gè)芯片后再進(jìn)行封裝）；晶圓級(jí)封裝（WLP，在晶圓級(jí)上進(jìn)行部分或全部封裝工藝，再切割成單件）。 先進(jìn)封裝與傳統(tǒng)封裝最大區(qū)別在于連接芯片方式。先進(jìn)封裝與傳統(tǒng)封裝的最大區(qū)別在于連接芯片的方式，先進(jìn)封裝可在更小空間內(nèi)實(shí)現(xiàn)更高設(shè)備密度，并使功能得到擴(kuò)展。通過(guò)硅通孔、橋接器、硅中介層或?qū)Ь€層完成更大規(guī)模串聯(lián)，從而提高信號(hào)輸送速度，減少能耗。

傳統(tǒng)封裝 Vs.先進(jìn)封裝

先進(jìn)封裝技術(shù)通過(guò)采用更緊湊、更高級(jí)設(shè)計(jì)和制程技術(shù)，可提供更高集成度，更小尺寸，更高性能及更低能耗芯片。通過(guò)將多個(gè)芯片堆疊，在顯著提高集成度及性能時(shí)，降低空間需求。在性能與能耗上，先進(jìn)封裝通過(guò)優(yōu)化設(shè)計(jì)與制程，可大幅提高信號(hào)傳輸速度，降低功耗。在制程技術(shù)上，先進(jìn)封裝采用如微細(xì)化焊球、超低k材料等創(chuàng)新技術(shù)，使得封裝電氣性能及散熱性能有顯著提升。

意義：打破存儲(chǔ)/面積/功能墻等集成電路發(fā)展限制

存儲(chǔ)墻：處理器峰值算力每?jī)赡暝鲩L(zhǎng)3.1倍，而動(dòng)態(tài)存儲(chǔ)器帶寬每?jī)赡暝鲩L(zhǎng)1.4 倍，存儲(chǔ)器發(fā)展速度遠(yuǎn)落后于處理器，相差1.7倍。近存計(jì)算方案為突破“存 儲(chǔ)墻”有效解決方案，基于先進(jìn)封裝，通過(guò)超短互連技術(shù)，可實(shí)現(xiàn)存儲(chǔ)器和處 理器之間數(shù)據(jù)的近距離搬運(yùn)。 面積墻：當(dāng)芯片制程相同時(shí)，通過(guò)增大芯片面積可集成更多晶體管數(shù)量，從而 提升芯片性能，芯片尺寸受限于***光罩極限。通過(guò)先進(jìn)封裝技術(shù)集成多顆 芯片是突破芯片“面積墻”一種低成本主流方案。 功能墻：可通過(guò)多芯片異質(zhì)集成技術(shù)，將傳感、存儲(chǔ)、計(jì)算、通信等不同功能 的元器件集成在一起，實(shí)現(xiàn)電、磁、熱、力等多物理場(chǎng)的有效融合。

趨勢(shì)：各間距持續(xù)縮小

與傳統(tǒng)封裝相比，先進(jìn)封裝需要不同設(shè)備、材料和工藝，例如新基板材料、光刻工藝、激光鉆孔、CMP和KGD測(cè)試。先進(jìn)封裝參與者投入大量資金開(kāi)發(fā)及引入新技術(shù)與材料。先進(jìn)封裝異構(gòu)集成將推動(dòng)半導(dǎo)體創(chuàng)新，提高整體系統(tǒng)性能，同時(shí)降低成本，未來(lái)3D堆疊間距將會(huì)進(jìn)一步下降，Bump I/0間距將會(huì)縮小至40-50微米之間，重布層線寬間距將至2/2微米。

市場(chǎng)：營(yíng)收逐季改善，2024年有望迎來(lái)全面反彈

受益于先進(jìn)封裝比例提升及海外客戶復(fù)蘇等，環(huán)比改善相對(duì)明顯，2023Q2預(yù)計(jì)為業(yè)績(jī)低點(diǎn)。根據(jù)封裝頭部企業(yè)指引，下游客戶依舊處于去庫(kù)存中，封裝廠商營(yíng)收逐季改善，2024年有望迎來(lái)反彈等成為行業(yè)共識(shí)，AI相關(guān)及通信終端（智能手機(jī)及平板）領(lǐng)域?qū)楹罄m(xù)封裝市場(chǎng)提供增長(zhǎng)動(dòng)能。其中，人工智能將成為半導(dǎo)體行業(yè)下一個(gè)超級(jí)周期催化劑，相關(guān)高端處理器和AI芯片先進(jìn)封測(cè)需求（對(duì)2.5D/3D封裝）有望持續(xù)增長(zhǎng)。

技術(shù)分析：橫向連接/縱向堆疊奠定先進(jìn)封裝技術(shù)基石

倒裝：倒裝（FC） = 貼裝 + 引線鍵合

倒裝是在I/O底板上沉積錫鉛球，將芯片翻轉(zhuǎn)加熱，利用熔融錫鉛球與陶瓷機(jī)板相結(jié)合來(lái)替換傳統(tǒng)打線鍵合。倒裝將裸片面朝下，將整個(gè)芯片面積與基板直接連接，省掉互聯(lián)引線，具備更好的電氣性能。

UBM是在芯片焊盤(pán)與凸點(diǎn)之間的金屬過(guò)渡層，主要起黏附和擴(kuò)散阻擋作用，通常由黏附層、擴(kuò)散阻擋層和浸潤(rùn)層等多層金屬膜組成。Bump是FC與PCB電連接唯一通道，是FC技術(shù)中關(guān)鍵環(huán)節(jié)。

重新布線層（RDL）：改變IC線路接點(diǎn)位置

重新布線(RDL)是將原來(lái)設(shè)計(jì)的IC線路接點(diǎn)位置(I/O pad)，通過(guò)晶圓級(jí)金屬布線工藝和凸塊工藝改變其接點(diǎn)位置，使IC能適用于不同封裝形式。 重新布線優(yōu)點(diǎn)：可改變線路I/O原有設(shè)計(jì)，增加原有設(shè)計(jì)附加價(jià)值；可加大I/O間距，提供較大凸塊面積，降低基板與元件間應(yīng)力，增加元件可靠性；取代部分IC線路設(shè)計(jì)，加速I(mǎi)C開(kāi)發(fā)時(shí)間。

晶圓級(jí)封裝（WLP）：在晶圓上對(duì)芯片進(jìn)行操作

晶圓級(jí)封裝是指先在整片晶圓上同時(shí)對(duì)眾多芯片進(jìn)行封裝、測(cè)試，最后切割成單個(gè)器件，并直接貼裝到基板或PCB上，生產(chǎn)成本大幅降低。 由于沒(méi)有引線、鍵合和塑膠工藝，封裝無(wú)需向芯片外擴(kuò)展，使得WLP的封裝尺寸幾乎等于芯片尺寸。

晶圓級(jí)封裝（WLP）：WLP依據(jù)Chip/RDL工藝先后類別進(jìn)一步劃分

FOWLP封裝技術(shù)主要分為Chip first以及Chip last（RDL first)，而Chip first可再分為Die face 及Diefacedown。Chip-first是在生成RDL之前，先將Die附著在一個(gè)臨時(shí)或者永久材料架構(gòu)上的工藝、而Chip-last則是先生成RDL，再導(dǎo)入Die。封裝廠商若要做出精良扇出型封裝，只能采用Chip last技術(shù)路線。

硅通孔（TSV）：2.5D封裝TSV充當(dāng)多顆裸片和電路板之間橋梁

中介層是一種由硅及有機(jī)材料制成硅基板，是先進(jìn)封裝中多芯片模塊傳遞電信號(hào)的管道，可以實(shí)現(xiàn)芯片間的互連，也可以實(shí)現(xiàn)與封裝基板的互連，充當(dāng)多顆裸片和電路板之間的橋梁。硅中介層是一種經(jīng)過(guò)驗(yàn)證的技術(shù)，具有較高的細(xì)間距布線能力和可靠的TSV能力，可以實(shí)現(xiàn)高密度I/O需求，在2.5D封裝中扮演著關(guān)鍵角色。 2.5D集成關(guān)鍵在于中介層Interposer：1）中介層是否采用硅轉(zhuǎn)接板；2）中介層是否采用TSV，在硅轉(zhuǎn)接板上穿越中介層（TSV），在玻璃轉(zhuǎn)接板上穿越中介層（TGV）。

硅通孔（TSV）：TSV在2.5D封裝中應(yīng)用實(shí)例——CoWoS

CoWoS實(shí)質(zhì)為2.5D封裝，依據(jù)中介層采用不同技術(shù)劃分為CoWoS-S、CoWoS-L及CoWoS-R三大技術(shù)。CoWoS-S采用硅中介層，為高性能計(jì)算應(yīng)用提供最佳性能及最高晶體管密度；CoWoS-R類似InFO技術(shù)，利用RDL中介層進(jìn)行互連，更強(qiáng)調(diào)小芯片間互連；CoWoS-L結(jié)合CoWoS-S及InFO技術(shù)優(yōu)點(diǎn)，使用夾層與LSI（局部硅互連）芯片進(jìn)行互連，使用RDL層進(jìn)行電源與信號(hào)傳輸，提供最靈活集成。

混合鍵合（HB）：混合鍵合利用范德華力實(shí)現(xiàn)

混合鍵合是通過(guò)分子間作用力(范德華力) 實(shí)現(xiàn)，使用化學(xué)機(jī)械拋光對(duì)大馬士革布線層進(jìn)行表面處理，CMP過(guò)程還可以減少Cu線路腐蝕和Cu凹陷。當(dāng)Cu和Si?2的光滑界面相互接觸時(shí)形成范德華力。為增強(qiáng)表面結(jié)合力，通常需要增加等離子體活化工序，然后再通過(guò)高精度倒裝熱壓工序，實(shí)現(xiàn)多界面之間混合鍵合。 HB技術(shù)簡(jiǎn)化3D堆疊布線層，與含有TSV的3D堆疊技術(shù)相比，HB工藝中銅觸點(diǎn)pitch size少于10微米，可實(shí)現(xiàn)更高互聯(lián)密度HB技術(shù),且可直接省略再布線，使設(shè)計(jì)難度降低，避免再布線及倒裝回流焊可提高可靠性。

板級(jí)埋入式封裝：無(wú)需Si中介層及TSV工藝

EMIB是將帶有多層導(dǎo)電金屬（back end of line，BEOL）互連的超 薄硅片埋入有機(jī)封裝基板的最上層，通過(guò)焊球與倒裝芯片的連接， 以實(shí)現(xiàn)兩個(gè)或多個(gè)芯片之間的局部高密度互連。與傳統(tǒng)封裝中在基 板表面貼裝芯片或元件不同，板級(jí)埋入式封裝直接將芯片或元件嵌 入基板中間，因此它具有更短的互連路徑、更小的體積、更優(yōu)的電 熱性能及更高的集成度。與臺(tái)積電的CoWoS-S封裝相比，EMIB封裝既不需要TSV工也不需要Si 中介層，因此其具有封裝良率高、設(shè)計(jì)簡(jiǎn)單、成本更低等優(yōu)點(diǎn)。

產(chǎn)業(yè)鏈：材料與設(shè)備任重道遠(yuǎn)，先進(jìn)封裝粲然可觀

封裝材料：各類半導(dǎo)體材料集中度較低，國(guó)產(chǎn)替代呈現(xiàn)兩極分化

先進(jìn)封裝發(fā)展拉動(dòng)封裝材料需求，2027年市場(chǎng)規(guī)模有望達(dá)300美元。根據(jù)SEMI數(shù)據(jù)，2022年全球半導(dǎo)體材料市場(chǎng)收入增長(zhǎng)8.9%達(dá)727億美元，其中封裝材料市場(chǎng)規(guī)模為280億美元，同比增長(zhǎng)6.3%，其中有機(jī)基板領(lǐng)域增長(zhǎng)積極推動(dòng)封裝材料市場(chǎng)；介電材料和底部填充的發(fā)展推動(dòng)對(duì)扇入和扇出晶圓級(jí)封裝 (FOWLP)、倒裝芯片和 2.5D/3D 封裝的強(qiáng)勁需求。使用RDL（重新分布層）硅中介層和有機(jī)中介層等新型基板技術(shù)也是封裝解決方案關(guān)鍵增長(zhǎng)動(dòng)力，2027年全球半導(dǎo)體封裝材料市場(chǎng)預(yù)計(jì)達(dá)到298億美元。

高端基板:先進(jìn)封裝帶動(dòng)高端基板需求，國(guó)產(chǎn)化亟待突破

先進(jìn)封裝技術(shù)帶動(dòng)ABF載板需求。先進(jìn)封裝能協(xié)助芯片整合在面積不變下，促成更高效率，透過(guò)芯片間互聯(lián)封裝技術(shù)，完成來(lái)自不同制程、不同材料各個(gè)芯片置于中介層基板之上進(jìn)行整合，要將這些芯片整合在一起，就是需要更大ABF載板來(lái)放置。FCBGA憑借內(nèi)部采FC、外部采BGA的封裝方式，成為目前主流的封裝技術(shù)，作為ABF載板應(yīng)用較多的封裝技術(shù)，F(xiàn)CBGAI/O數(shù)量達(dá)到32-48，因而擁有非常優(yōu)異的性能與成本優(yōu)勢(shì)。此外，2.5D封裝I/O數(shù)量是2D FC封裝數(shù)倍以上，在顯著提升高階芯片效能同時(shí)，所需的ABF載板也變得更為復(fù)雜。Intel嵌入式封裝技術(shù)，I/O數(shù)高達(dá)250-1000，提高芯片互連密度，并且將硅中介層內(nèi)嵌于ABF，增加ABF面積、層數(shù)與制作難度，將消耗更多ABF產(chǎn)能。

先進(jìn)封裝設(shè)備：晶圓劃片前融入封裝工藝步驟，前道設(shè)備需求加劇

先進(jìn)封裝處于晶圓制造與封測(cè)中的交叉區(qū)域。先進(jìn)封裝要求在晶圓劃片前融入封裝工藝步驟，具體包括應(yīng)用晶圓研磨薄化、線路重排（RDL）、凸塊制作（Bumping）及三維硅通孔（TSV）等工藝技術(shù)。先進(jìn)封裝更多在晶圓層面上進(jìn)行，采用前道制造方式來(lái)制作后道連接電路，工藝流程的相似性使得兩者使用設(shè)備也大致相同，其中倒裝就要采用植球、電鍍、光刻、蝕刻等前道制造的工藝，2.5D/3D封裝TSV技術(shù)就需要***、涂膠顯影設(shè)備、濕法刻蝕設(shè)備等，從而使得晶圓制造與封測(cè)前后道制程中出現(xiàn)中道交叉區(qū)域。

先進(jìn)封裝：2027年先進(jìn)封裝市場(chǎng)規(guī)模有望達(dá)650億美元

先進(jìn)封裝市場(chǎng)有望達(dá)650億美元，芯片倒裝占比最大，芯片嵌入式封裝增速最快。根據(jù)Yole數(shù)據(jù)，2021年全球先進(jìn)封裝市場(chǎng)規(guī)模為374億美元，其中芯片倒裝占比最大為70%，2.5D/3D封裝次之；2027年全球先進(jìn)封裝市場(chǎng)規(guī)模預(yù)計(jì)為650億美元，其中芯片倒裝占比為66%（較2021年下滑4pcts),2.5D/3D占23%，約150億美元，芯片嵌入式增速最快，21-27年CAGR為24%。

行業(yè)現(xiàn)狀：制造與IDM廠商入駐先進(jìn)封裝，開(kāi)辟中道工藝

臺(tái)積電：前段（CoW/WoW)+后段（oS/InFO) = 3D Fabric

下游應(yīng)用多點(diǎn)爆發(fā)挑戰(zhàn)計(jì)算極限，更快，更節(jié)能芯片需求增加。隨著云計(jì)算、大數(shù)據(jù)分析、人工智能、神經(jīng)網(wǎng)絡(luò)訓(xùn)練、人工智能推理、先進(jìn)智能手機(jī)移動(dòng)計(jì)算及自動(dòng)駕駛等應(yīng)用領(lǐng)域不斷發(fā)展，需要更快、更節(jié)能的芯片來(lái)滿足計(jì)算需求。在3D芯片堆疊方面，臺(tái)積電在系統(tǒng)整合芯片（TSMC-SoIC）技術(shù)加入微凸塊，以支持更具成本敏感度應(yīng)用；CoWoS平臺(tái)得以實(shí)現(xiàn)先進(jìn)邏輯及高帶寬存儲(chǔ)器整合，適用于人工智能、機(jī)器學(xué)習(xí)及數(shù)據(jù)中心等HPC應(yīng)用；整合型扇出層疊封裝技術(shù)（InFO_PoP）及InFO-3D支持移動(dòng)應(yīng)用，InFO-2.5D則支持HPC小芯片整合。

三星：I-Cube2.5D=I-Cube S + I-Cube E + H-Cube

I-CUBE S是一種異構(gòu)技術(shù)，將一塊邏輯芯片與一組高帶寬存儲(chǔ)器 (HBM) 裸片水平放置在一個(gè)硅中介層上，實(shí)現(xiàn)高算力、高帶寬數(shù)據(jù)傳輸及低延遲等特點(diǎn)；I-Cube E技術(shù)采用硅嵌入結(jié)構(gòu)，不僅具有硅橋精細(xì)成像優(yōu)勢(shì)，也同時(shí)擁有PLP（面板級(jí)封裝技術(shù)）大尺寸、無(wú)硅通孔 (TSV) 結(jié)構(gòu)的RDL中介層等特點(diǎn)；H-Cube是一種混合基底結(jié)構(gòu)，將精細(xì)成像的ABF基底和HDI（高密度互連）基底技術(shù)相結(jié)合，可在I-Cube 2.5D封裝中實(shí)現(xiàn)較大封裝尺寸。

Intel：嵌入式多芯片互連橋（EMIB）為Intel2.5D封裝亮點(diǎn)

結(jié)構(gòu)簡(jiǎn)單及信號(hào)干擾低是英特爾主導(dǎo)開(kāi)發(fā)EMIB路線主要優(yōu)勢(shì)，應(yīng)用這一技術(shù)，封裝過(guò)程中無(wú)需制造覆蓋整個(gè)芯片硅中介層，以及遍布在硅中介層上大量硅通孔（TSV），而只需使用較小硅橋在裸片間進(jìn)行互聯(lián)即可。與普通封裝技術(shù)相比，由芯片I/O 至封裝引腳連接并未發(fā)生變化，而無(wú)需再通過(guò)TSV或硅中介層進(jìn)行走線。在降低不同裸片間傳輸延時(shí)同時(shí)也減少信號(hào)傳輸干擾。

安靠科技：深度布局TSV-less工藝（FOWLP,Chip last, Die face down）

SLIM及SWIFT方案均采用TSV-less工藝，簡(jiǎn)化2.5D TSV硅中介層運(yùn)用時(shí)PECVD及CMP工序。SLIM利用前道代工，在硅片表面的無(wú)機(jī)介質(zhì)層上制作1μm，甚至亞微米金屬布線，再用有機(jī)介質(zhì)層制作金屬布線，通過(guò)倒裝互連、芯片塑封后，刻蝕去掉硅片，再制作BGA，完成三維集成。SWITT特點(diǎn)是在Carrier基板上制作多層布線，與芯片通過(guò)微凸點(diǎn)倒裝，然后塑封，通過(guò)穿透模塑料高銅柱實(shí)現(xiàn)三維垂直互連，進(jìn)一步在背面再做一層布線，用于與上封裝體進(jìn)行高密度互連。

應(yīng)用與需求：芯粒IP復(fù)用延續(xù)摩爾定律，新建晶圓廠與產(chǎn)線擴(kuò)產(chǎn)共促封測(cè)需求

Chiplet：大道至簡(jiǎn)，芯粒IP復(fù)用構(gòu)建高集成度芯片

Chiplet（芯粒，也叫小芯片）將一類滿足特定功能Die（裸片）通過(guò)Die-to-Die內(nèi)部互聯(lián)技術(shù)將多個(gè)模塊芯片與底層基礎(chǔ)芯片封裝在一起，形成一個(gè)系統(tǒng)芯片（Soc芯片），從而實(shí)現(xiàn)一種新形式IP復(fù)用。 Chiplet技術(shù)背景下，可將大型單片芯片劃分為多個(gè)相同或者不同小芯片，這些小芯片可以使用相同或者不同工藝節(jié)點(diǎn)制造，再通過(guò)跨芯片互聯(lián)及封裝技術(shù)進(jìn)行封裝級(jí)別集成，降低成本的同時(shí)獲得更高的集成度。

應(yīng)用: 5G/物聯(lián)網(wǎng)/高性能運(yùn)算/智能駕駛/XR等帶動(dòng)先進(jìn)封裝需求

從長(zhǎng)期來(lái)看，先進(jìn)封裝技術(shù)必將隨著終端應(yīng)用的升級(jí)和對(duì)芯片封裝性能的提升而蓬勃發(fā)展。隨著新技術(shù)演進(jìn)，以2.5D/3D為代表的先進(jìn)封裝工藝已深入大多數(shù)高端芯片生產(chǎn)。

應(yīng)用：手機(jī)與消費(fèi)領(lǐng)域?yàn)橄冗M(jìn)封裝最大應(yīng)用領(lǐng)域

手機(jī)與消費(fèi)領(lǐng)域仍為先進(jìn)封裝最大應(yīng)用領(lǐng)域，電信與基礎(chǔ)設(shè)施占比增速最快。根據(jù)Yole數(shù)據(jù)，2022年，移動(dòng)和消費(fèi)者占先進(jìn)封裝市場(chǎng)總量70%，預(yù)計(jì)2022年至2028年復(fù)合年增長(zhǎng)率為7%，到2028年將占先進(jìn)封裝收入61%。電信和基礎(chǔ)設(shè)施領(lǐng)域增長(zhǎng)最快，預(yù)計(jì)2022年至2028年復(fù)合年增長(zhǎng)率約為17%，預(yù)計(jì)到2028年將占先進(jìn)封裝市場(chǎng)27%；預(yù)計(jì)2028年汽車占市場(chǎng)9%，而其他（醫(yī)療、工業(yè)和航空航天/國(guó)防等領(lǐng)域）將占3%。

需求：中國(guó)晶圓廠獨(dú)占鰲頭，預(yù)計(jì)至2024年底建立50座大型晶圓廠

中國(guó)晶圓廠數(shù)目獨(dú)占鰲頭，韓國(guó)系后起之秀。根據(jù)電子工程專輯數(shù)據(jù)，截至2021年底中國(guó)（包含中國(guó)臺(tái)灣）晶圓廠數(shù)目為78座，成為世界上擁有最多晶圓廠國(guó)家，美國(guó)（46）、日本（44）分別排名第二、第三。近年來(lái)韓國(guó)加大集成電路投資規(guī)模，2014年超過(guò)德國(guó)成為世界第四大晶圓制造國(guó)家，截至2021年底韓國(guó)擁有25座晶圓廠，后發(fā)動(dòng)力不可小覷。根據(jù)SEMI數(shù)據(jù)，預(yù)計(jì)至2024年底，中國(guó)將新建立50座大型晶圓廠，其中中國(guó)臺(tái)灣預(yù)計(jì)投入19座。

報(bào)告節(jié)選：

編輯：黃飛

?