工藝演進需深層次合作

　　20nm以及16nm/14nm FinFET、3D IC等先進工藝的成功需要進行大量的研發(fā)，需要整個半導體設計生態(tài)系統(tǒng)的深層次合作。

　　20nm以及16nm/14nm FinFET、3D IC等，先進技術不斷出現(xiàn)，從系統(tǒng)設計驗證、芯片實現(xiàn)到三維封裝，設計越來越復雜。這些技術工藝的成功實現(xiàn)需要大量的研發(fā)和整個半導體設計生態(tài)系統(tǒng)的深層次合作，F(xiàn)oundries、IP、EDA三方必須組成“鐵三角”的合作關系。

　　幾個月前，Cadence曾跟ARM、IBM一起發(fā)布了一個Test Chip。Cadence是EDA供應商中比較早發(fā)布14nm ARM核的。“以前設計公司都做工具和IP，后來工具獨立化了，再后來模塊化IP也趨于獨立。這是優(yōu)化方案、節(jié)省時間的合理演進。Foundries廠商通過使用EDA工具去‘練兵’，能更好地改進工藝。EDA工具商也一樣，需要不斷推進工具的完善。”黃小立表示。

　　楊曉東也表示，EDA工具要保持競爭力，緊跟先進工藝發(fā)展趨勢是非常有必要的。華大九天和國內外的Foundry廠高端用戶積極建立合作伙伴關系，開發(fā)出有特色的工具，例如降低先進工藝下的漏電功耗、快速時序收斂、寄生參數(shù)提取等，并在一些主流設計公司得到成功應用。

　　此外，IC設計公司跟隨工藝節(jié)點“正點”前進的步伐有可能放緩。過去是每個節(jié)點設計公司都要跟進，現(xiàn)在可能是每個節(jié)點不少公司要停留一下，這取決于該公司現(xiàn)在處于什么位置以及其競爭對手處于什么樣的位置。國際上目前28nm是主流，中國IC設計公司開發(fā)和布局28nm的廠商已不止10家，但設計、流片、量產(chǎn)成功的只有三四家。未來是向20nm走，還是向16nm走，值得考量。黃小立表示：“從節(jié)點來看，相比28nm，20nm芯片雖然在集成度、面積上有優(yōu)勢，但漏電流問題解決不理想，功耗降低不多，還需要雙層掩膜，成本增加不少;而16nm比20nm芯片漏電流問題解決得很好，并保持了集成度和面積上的優(yōu)勢。業(yè)界共識是20nm優(yōu)勢不大，相信下一步走向16nm只是時間問題。未來中國設計公司有幾家會在28nm停留，有兩三家會闖入 16nm，因為其競爭能力已達到國際水平。”

　　國內設計公司應回歸基本功

　　芯片設計公司還是得回歸到扎實的芯片設計、精準的市場定位及考慮用戶需求的方案開發(fā)這幾項基本功上。

　　獨立IP供應商結合知識產(chǎn)權買賣公司進行大規(guī)模IP收購的運作模式，可能是對中國企業(yè)進軍國際最具威脅的做法，屆時可能除了乖乖交保護費之外別無它法。珠海炬力市場副總王柏智指出：“在規(guī)格演進趨緩、IP漸趨同質化、產(chǎn)品生命周期越來越短的情況下，以往IC設計企業(yè)習慣的經(jīng)營模式將難以為繼。由于芯片的投資（IP/Mask）變得很高，一旦出現(xiàn)連續(xù)2顆芯片投資無法回收，公司可能就會陷入困境。”

　　在這種趨勢下，芯片設計公司必須做好扎實的芯片設計、精準的市場定位及考慮用戶需求等幾項工作。王柏智表示，即使買了同樣的IP，用相同的工藝，具有扎實的芯片設計基本功的企業(yè)就能開發(fā)出性能更好、功耗更低、整體成本更具競爭力的芯片。IP本身沒有最好，只有適不適合。市面上IP的排列組合這么多，有了精準的市場定位，才能用到“最適合”的目標市場。

　　“而除了讓企業(yè)自行開發(fā)或外購IP外，中國官方或半官方機構也可以考慮由官方注資，并結合企業(yè)資金，有計劃地收購具競爭力的IP，并以較低的成本授權中國企業(yè)使用，提高中國企業(yè)在國際市場的競爭力。”王柏智表示。