來源：Awanish Verma，賽靈思首席架構師兼技術營銷總監

第一部分 打造面向新一代通信的全新芯片架構

5G 新無線電 (NR) 網絡規范需要新的無線電和接入網架構。雖然 5G NR 架構包括新的頻譜和大規模 (mMIMO) 天線，但相應的接入網架構也必須演進發展才能實現5G 定義的服務, 其中包括增強型移動寬帶、超可靠低時延通信與大規模機器類通信。實施這些服務需要在不同級別的網絡聚合節點上進行網絡切片。由于純軟件解決方案無法滿足不斷攀升的時延和吞吐量需求，導致網絡加速成為巨大需求，而這個問題則可以通過可編程硬件得到良好解決。在本部分，我們專門討論采用自適應射頻 (RF) SoC 加速的第一級 5G 接入網聚合。

為了滿足這些新要求，3GPP 標準組織在 5G 無線電單元 (RU) 和 5G 基站之間定義了不同的分割架構。不同的分割架構在決定 gNodeB 架構方面起著決定性的作用。上層分割定義了集中式單元 (CU) 和分布式單元 (DU) 之間的功能劃分，而下層分割則定義了 RU 和 DU 之間的功能分區。下層 (RU-DU) 分割在時序和時延方面更為關鍵和敏感，并且沒有標準化。

圖 1：下層分割有多種選擇

雖然Split-8 在傳統的 4G-LTE 網絡中更為常見，但在 5G 網絡中 則更多采用的是Split-7.2。分割選項 7.2 具有多種變體，因此也被稱為選項 7-2x，因為它可以根據部署場景向左或向右移動，如上圖所示。由于分割選項很靈活，并且 DU 和 RU 之間的接口在接口協議、帶寬、時延和時序方面也沒有嚴格定義，因此為實現接口與功能而在 RU 和 DU 處部署可編程處理器，通常是較為理想的選擇。

商用網絡接口卡 (NIC) 可用于終止 5G 基站在 DU 的前傳。然而，基于 ASIC 的網卡只能處理 L2-L3 流量，并且依賴于軟件進行 O-RAN 處理，而且大多數通用網卡都沒有定時同步功能。由于 DU 需要與無線電單元和相鄰基站實現嚴格的時間同步，因此它們需要支持來自中央GPS時鐘源的主、從和邊界時鐘操作模式。另一個重要的定時功能，是在基站硬件上實現的時鐘保持電路，以便在丟失參考時鐘的情況下保持時鐘的同步。

一旦來自 RU 的無線電 IQ 數據可用于處理，就需要對其進行處理，以便在上行鏈路和下行鏈路方向上識別為用戶平面、控制平面、管理平面和同步平面數據。同步和管理平面協議消息的吞吐量明顯低于 U 平面和 C 平面消息，因此，大部分時間消息的同步和管理在軟件中處理，而應用則在用戶空間中運行。

3GPP 分割選項 7-2 split 還定義了 High-PHY 和 low-PHY 功能之間的明確劃分，其中 Low-PHY 功能(如預編碼、FFT/IFFT)與資源元素 (RE) 映射/解映射功能，要么在遠程無線電單元 (RRU) 實現，要么在 RU 和 DU 之間的前傳網關網絡節點實現。High-PHY 功能(主要包括編碼/解碼、加擾和調制/解調制)在 DU 中執行。

圖 2：采用賽靈思自適應 RFSoC 的 5G 分割選項 7-2 split 實現方案

gNodeB (DU) 中的 High-PHY 功能可以完全通過軟件實現，也可以通過將軟件與可編程硬件相結合來實現。軟硬件之間的 High-PHY 功能劃分取決于眾多因素，例如：

軟件(或硬件)對整體性能的性能限制，即軟件不應限制硬件的性能，反之亦然。

時延考慮因素：由于 5G 規范對不同類別的服務提出了嚴格的時延要求，因此該劃分不應對時延產生負面影響。

與行業標準軟件API 的兼容性：一些High-PHY 功能具有用戶空間API 的標準定義，因此任何硬件實現方案都應保持與標準 API 的兼容性，以實現無縫過渡。

上述標準概述了賽靈思等公司基于可編程硬件的加速器所需的功能。理想的加速器架構可能需要在硬件中實現完整的 5G High-PHY，這將實現最高性能和最低時延，同時還可以跨多個基于 mMIMO 的 RRU 配置進行擴展。隨著 5G 和 O-RAN 標準與功能的演進發展，賽靈思已開始在可編程加速器卡上實現 O-RAN 處理和后備通道編碼/解碼。通道編碼是 High-PHY 功能之一，由于其計算密集型特性，最適用于可編程硬件。此外，它還可以與混合自動重傳請求 (HARQ) 功能相結合，以提高性能并降低時延。

加速 5G L1 High-PHY 功能的一種方法，是基于自適應和可編程的賽靈思 T 系列電信加速器卡。這些卡帶有自適應 RFSoC，可強化基于軟決策的前向糾錯 (SD-FEC) 模塊，并通過板載 DRAM 實現 HARQ 功能，以便獲得更優異且可擴展的性能。

在下一篇文章中，我們將深入探討有關電信加速器卡的一些細節，同時還將探討 5G 基帶加速的下一步發展。

第二部分 5G 基站前傳和 L1 High-PHY 的實現

在文章第一部分中，我們討論了 5G 分割架構，重點介紹了廣泛采用的分割選項 7-2 split。在第二部分中，我們將介紹 5G 基站前傳和 L1 High-PHY 的實現。5G 分布式單元 (DU) 可用于通過 O-RAN 處理與部分卸載處理前傳數據，以進行 High-PHY 處理，其中包括 LDPC 編碼器、LDPC 解碼器以及編碼器與解碼器邏輯的包裝器功能。

前傳處理：下面的示例架構假設有兩個網絡接口連接至 5G 無線電單元 (RU)，如圖 3 所示。5G DU 必須能夠在 5G 和 5G 基站之間進行全容量的網絡連接數據傳輸。網絡接口模塊包括連接至工業標準接口光學模塊的以太網 MAC 接口，用于發送和接收增強型通用公共無線電接口 (eCPRI)、以太網無線電 (RoE) 或來自 5G RU 的時間敏感型網絡 (TSN) 以太網數據。主機接口通常是 PCIe，包括采用直接存儲器訪問 (DMA) 的高速數據傳輸機制。

前傳處理可以分為以下主要子模塊，接下來我們將進一步介紹每個模塊。

圖 3：5G 基站節點上的前傳處理。

1. 精確時間協議 (PTP) 功能：通過利用亞納秒粒度的流量時間戳，使本地時鐘(充當從節點時鐘)與系統主時鐘實現同步。DU 將接收到的 1588v2 PTP 數據包作為流量的一部分，并將其標識為同步平面數據包。然后，在將時間戳字段替換為由參考時鐘生成的時間戳字段后，它們將被發送到在 x86 上運行的 S 平面應用。該模塊的其他功能包括延遲請求的處理、從軟件更新一天時間的主時鐘定時器值以及在主模式下產生 1PPS(每秒脈沖)。

2. 流量分類器/聚合器：該模塊的功能支持控制、用戶、同步和管理(C、U、S 和 M 平面)消息的路由。流量分類器模塊可以執行流量規則，用于丟棄或處理來自傳入網絡端口的傳入前傳流量。該模塊可以在上行鏈路和下行鏈路方向上接收 eCPRI 數據包(C 和 U 平面)和以太網數據包(S 和 M 平面)。

對于上行鏈路處理，eCPRI 數據包由數據包報頭中的 eCPRI 消息類型字段進行識別。這包括根據配置規則檢查源 MAC 地址、目標 MAC 地址和虛擬局域網 (VLAN) ID，以及在規則不匹配時丟棄數據包。對于上行鏈路方向的 S 和 M 平面以太網數據包，它可以實現一個簡單的仲裁器，以進行調度并將其傳輸到主機接口隊列。

對于下行鏈路，它可以根據 eCPRI 報頭中的消息類型字段配置不同 eCPRI 消息的優先級。此外，它還可以根據 C 和 U 平面配置添加 VLAN 標簽，而且 VLAN 標簽中的優先級字段可用于為 C/U 平面消息分配優先級。也可以對 S 和 M 平面進行 VLAN 標記并分配優先級。與此同時，該模塊還可以實施優先級調度程序，以便根據分配的優先級將數據包發送到已連接的前傳端口之一。

3. eCPRI 成幀器和解幀器：eCPRI 成幀器/解幀器處理負責上行鏈路和下行鏈路 C/U 平面消息的 eCPRI 協議處理。eCPRI 處理需要包括單獨的上行鏈路和下行鏈路數據路徑處理。由于 eCPRI 處理必須支持基站中的多天線載波 (AxC) 配置，因此該模塊的靈活應變能力使其能夠根據部署場景進行放大和縮小。eCPRI-over-Ethernet 消息的數據包格式如圖 4 所示。添加填充(零填充)字段是為了使短消息的 eCPRI 最大傳輸單元 (MTU) 的大小為 64B。

圖 4：以太網數據包中的 eCPRI-over-Ethernet 消息。

由于下行鏈路的 C 平面消息也在 5G DU 處生成，因此 eCPRI 成幀器同時處理上行鏈路和下行鏈路 C 平面消息以及下行鏈路 U 平面消息。通過使用分層調度程序和多路復用方案，eCPRI 消息的多個流/層可以由單個 eCPRI 成幀器數據路徑共享。eCPRI 成幀器生成 eCPRI 消息的不同字段并進行填充，以創建 eCPRI-over-Ethernet 數據包，通過前傳接口進行傳輸。

eCPRI 解幀器模塊具有以下功能：

以太網報頭的處理與刪除

eCPRI報頭的解析與刪除

刪除eCPRI 填充，其中包括基于報頭字段的流標識和序列號

刪除eCPRI 數據中的零填充(對于短消息)

檢查長度和其他協議錯誤

每個eCPRI 流的統計信息

4. O-RAN 處理器：O-RAN 模塊與 eCPRI 模塊一起工作，通常與主機接口連接以提供以下功能：

從e-CPRI 解幀器接收上行鏈路 U 平面消息，以提取 IQ 數據并將其傳送到主機

提取C 平面IQ 數據的包裝信息，并將其相應地用于上行鏈路U 平面消息

延遲管理并將C 平面消息轉發到eCPRI 模塊

從主機到O-RAN 消息的U 平面IQ 數據成幀，并傳送到 eCPRI 成幀器

O-RAN 模塊接口如圖 5 所示。

圖 5：上行鏈路和下行鏈路數據的 O-RAN 模塊接口。

O-RAN 上行鏈路和下行鏈路模塊均設計為與四個獨立的 AxC 接口連接。在上行鏈路方向上，O-RAN 模塊根據 O-RAN 報頭中的參數將 U 平面消息分為物理隨機接入信道 (PRACH) 或物理上行鏈路共享信道 (PUSCH)。然后對這些消息進行解幀，以提取相應的 IQ(用于無線電信號的數據格式)樣本。在下行鏈路模塊中，對 C 平面消息進行解析，以提取 U 平面成幀所需的信息。

5. IQ 數據主機接口：主機接口模塊向 CPU 發送并從其接收 IQ 數據樣本，處理 U 平面和 C 平面消息的延遲管理。對于 IQ 樣本的緩存，可以使用外部存儲器來確保數據包無損傳輸到前傳接口。主機接口模塊讀取存儲在存儲器中的數據以及自適應片上系統 (ASOC) 生成的定時信號，以確保 ASOC 和主機 CPU 之間的插槽同步。

如上所述，前傳處理和 L1 High-PHY 加速需要能夠適應各種大規模多輸入多輸出 (mMIMO) 天線配置，以實現前傳連接和吞吐量。數據路徑處理應該能夠提供具有 eCPRI 和 O-RAN 處理的線路速率接口，同時滿足 5G 規范的時延和同步要求。

賽靈思在其 T1 電信加速器卡中實現了前傳參考設計，可處理的總吞吐量為 50Gbps，這大約相當于 8 層 4T4R 100MHz 的主備配置。該卡使用自適應 MPSoC 和 RFSoC 器件保持功能的靈活性。在大多數 DU 實現方案中，在自適應器件上使用 O-RAN 處理器，x86 軟件可實現完整的無線 L1 堆棧，并且可以提供顯著的吞吐量和時延優勢。

我期待在我的下一篇文章中分享更多內容，下一篇文章將重點介紹 L1 High-PHY 功能的部分卸載，以及使用可編程器件可在靈活性、吞吐量和時延方面獲得哪些優勢。

關于我們

《半導體芯科技》(Silicon Semiconductor China, SiSC)是面向中國半導體行業的專業媒體，已獲得全球知名雜志《Silicon Semiconductor》的獨家授權;本刊針對中國半導體市場特點遴選相關優秀文章翻譯，并匯集編輯征稿、國內外半導體行業新聞、深度分析和權威評論、產品聚焦等多方面內容。由雅時國際商訊(ACT International)以簡體中文出版、雙月刊發行一年6期。每期紙質書12,235冊，電子書發行15,749，內容覆蓋半導體制造工藝技術、封裝、設備、材料、測試、MEMS、IC設計、制造等。每年主辦線上/線下 CHIP China晶芯研討會，搭建業界技術的有效交流平臺。獨立運營相關網站。

審核編輯：湯梓紅