上篇博客中我們看到了在ZynqSoC的兩塊ARM Cortex-A9 MPCore處理器之間共享數據。我提到方法可以改進——使得更加高效——我們可以使用軟件中斷來進行兩核間通信。

中斷自己，中斷另一個處理器核或者中斷兩者。例如，我們使用Core 0產生一個中斷，通知Core1接收到了一個LED模式的更新

使用軟件中斷跟硬件中斷沒有太大區別，只有我們怎樣觸發中斷不同。

我們有16個軟件產生的中斷可以選擇，因此我們必須定義軟件中斷編號：

#define SW_INT_ID 0

我們需要為每個處理器核在代碼的共享頭文件中聲明這個選項。如果一個處理器核處理16個軟件產生的中斷之一而另一個處理器核正在等待另一個發生，這種情況是很尷尬的。

我們需要為Core1做的下一件事——該核收到了中斷——就是將軟件產生的中斷連接到GIC（通用中斷控制器）然后使能中斷。我們用已有的函數SetupInterruptSystem完成這項工作。

連接中斷通過使用函數XScuGIC_Connect完成。這個函數將定義的中斷連接到GIC，定義了中斷服務程序，也定義了回調函數。在這個例子中，我們沒有外設實例的指針作為回調函數，就像我們可以使用定時器，我們可以使用GIC實例作為回調。

最后，將選中的軟件中斷連接至GIC，現在我們需要使能中斷，這樣相應的處理器核才能對中斷引發的事件做出反應。

中斷連接和使能之后，下一步就是寫ISR（中斷服務程序）。該程序將簡單地讀取OCM（片上內存）和清除中斷防止下個中斷被標記。

讀取地址0xF8F0010C訪問了中斷認知寄存器ICCIAR，清除中斷。

在我們的例子中，從OCM中讀取的數據將在LED上顯示，這些LED接在由ZynqSoC的PL（可編程邏輯）驅動的GPIO引腳上。軟件機制防止我們遺漏一個值，就像是上篇博客中使用的輪詢方法發生的情況一樣。

完成了所有該為Core1做的，我們必須正確地配置Core 0來處理中斷。我們調用xscugic.h中的XScuGic_SoftwareIntr函數來完成。調用這個函數來為該核處理軟件中斷

XScuGic_SoftwareIntr(, , )

GIC實例Ptr參數就是我之前使用配置的中斷控制器。SW中斷ID就是我們之前宏中的聲明。CPU掩碼就是CPU 2，對應ZynqSoC的Core 1

當所有這些都完成，跟之前AMP Zynq博客一樣生成bin文件，我得到一個與我想要的一樣工作的系統，中斷被Core 1接收，由Core 0處理。
As always the code is attached代碼總是附帶的，

在今后的博客中，我們將會看到更詳細的軟件中斷和我們如何同時中斷兩個處理器核內容。不過，記住下周是本博客的一周年紀念日，我會為大家準備了一些特殊的東西呦。

原文鏈接：

? Copyright 2014 Xilinx Inc.
如需轉載，請注明出處