在20nm，賽靈思目前正在開發其第二代SoC和3D IC技術，以及下一代的FPGA技術。“我們的領先優勢包括FPGA性能/瓦的突破，與客戶一起更好微調的更成熟的SoC和3D IC技術，與其下一代Vivado設計套件‘協同優化’的器件。”他稱。賽靈思在系統中重新定義了高性能收發器的設計和優化。 這讓賽靈思能夠更有效地把20nm的附加價值引入領先的和業經證明的28nm技術之中， 讓客戶的創新繼續保持領先一代。主要的技術突破來自以下幾個方面：

　　一、從28nm到20nm FPGA進一步優化性能/瓦：將系統級性能提升2倍，內存帶寬擴大2倍，總功耗降低50%，邏輯功能集成和關鍵系統建模加速1.5倍多。設計人員在高性能應用中，可以用到更高的速度架構及第二代專為系統而優化的收發器。而LTE無線、DSP和圖像/視頻應用的開發人員，可以利用其更快的DSP， BRAM和DDR4內存接口。所有應用都將受益于賽靈思的下一代路由體系結構， 可以輕松地擴展超過90％的資源利用率，實現更高的結果質量及更快的設計收斂。

　　二、第一代到第二代All Programmable SoC：賽靈思的28nm Zynq-7000 All Programmable SoC是行業第一個硬件、軟件和I/O均可編程的器件。為在20nm繼續居于領先一代的地位，賽靈思將借助一個新的異構處理系統，有效地提供更高的系統性能。 這個嵌入式系統將被用超過2倍的互連帶寬耦合到下一代FPGA架構中。在芯片上的模擬混合信號性能將翻一番，同時可編程I/O將隨著下一代DDR4和 PCI Express接口而升級。這種新級別的嵌入式處理性能和I/O帶寬被賦予SoC級的功耗和安全管理。第二代All Programmable SoC將實現最高水平的可編程系統集成，并滿足最嚴格的的系統級規格。

　　圖3：第二代3D IC專為更高性能、功耗和集成度而采用了異構設計。

　　三、從第一代到第二代All Programmable 3D IC：和一個純粹的單芯片解決方案所可能達到的結果相比，賽靈思28nm同構和異構Virtex 3D IC把設計容量、系統級性能和系統集成的水平均整整翻了一番，提供了領先一代的價值優勢。通過賽靈思堆疊硅片互連技術（SSIT）中的硅中介層，賽靈思 FPGA和收發器混合信號裸片和超過10，000個可編程互連集成在一起。

　　為在20nm繼續領先一代，賽靈思將利用一個兩級接口擴大其3D IC的架構，讓同構和異構裸片的集成均能基于開放的行業標準實現。從而把邏輯容量擴展1.5倍或增加30-40M ASIC等效門的設計。此外，這些器件將擁有4倍的收發器帶寬，利用> 33GB/s的收發器（最終到56GB/s）。此外，DDR4高性能存儲器接口，以及具有更寬更高帶寬、更低功耗的集成的存儲裸片，將實現更高性能的應用。

　　四、針對結果質量和生產力從優化發展到“協同優化”：過去4年中，賽靈思從頭全新開發了一個下一代的設計環境與工具套件 —Vivado。如果沒有這樣的設計套件，賽靈思公司的3D IC技術就不能得到有效的利用。對于FPGA和SoC，新的設計套件進一步把設計的結果質量（QOR）提升了高達3個速度等級，削減動態功耗高達50％，布線能力和資源利用率提升20％多，并加快實現速度高達4倍。

　　目前，賽靈思利用下一代Vivado 設計套件，進一步“協同優化”其20nm芯片器件。通過構建和優化工具，器件和IP相結合，設計人員可以最大化地釋放芯片的價值，同時縮短他們的設計和實現過程。因此，這些新一代20nm的FPGA中，第二代All Programmable SoC和第二代3D IC技術將可以提供領先一個節點的性能優勢，大幅降低功耗，提供業界最高水平的可編程系統集成，并進一步加速集成和實現的速度。

　　半導體行業的領導者正在逐步發現20nm的價值，而且一些設計已經正在進行中。不過，有一點要提的是，一些主流晶圓代工廠商在進入20nm時不會再同時研發幾個工藝，因為投入實在巨大，可能到20nm時，比如TSMC等只會專注于開發HPL工藝了。