28nm Stratix V FPGA突破帶寬瓶頸

Altera公司的最新28nm Stratix V FPGA正是為滿足高帶寬應用設計要求而推出。 移動互聯網、高清視頻、軍事、醫療以及計算機和存儲等應用推動帶寬加速增長，如何在相同的引腳布局中，以相同甚至更低的功耗和成本實現更大的帶寬成本設計廠商關注的焦點。
Altera公司亞太區高級市場經理羅嘉鸞表示，創新的嵌入式HardCopy模塊、部分重新配置功能和嵌入式28Gbps收發器大幅提高了Stratix V FPGA系列的FPGA密度和I/O性能，解決了提高帶寬同時滿足設計成本和功耗要求的難題。

Stratix V FPGA系列采用TSMC 28nm 高性能(HP)工藝進行制造，具有1.6Tbps串行交換能力，提供110萬邏輯單元(LE)、53Mb嵌入式存儲器、3,680個18×18乘法器，以及工作在業界最高速率28Gbps的集成收發器。其性能比其他28nm工藝提高了35%，總功耗比前一代降低了30%。采用了業界最高級的專用硬核知識產權(IP)，提高了系統集成度和性能而沒有成本和功耗代價。含有66個高性能收發器，支持12.5Gbps背板驅動和28Gbps芯片至芯片驅動，還包括高達7組2位1,600Mbps DDR3存儲器接口。

該系列產品包括四種型號：面向100G以上系統，集成28Gbps收發器的Stratix V GT FPGA；支持多種應用，提供600Mbps至12.5Gbps速率范圍的Stratix V GX FPGA；集成600Mbps至12.5Gbps收發器，適用于高性能DSP應用的Stratix V GS FPGA；適用于ASIC原型開發和仿真以及高性能計算應用的高密度Stratix V E FPGA。

Altera對Stratix V FPGA內核體系結構進行了改進，提高了面積和邏輯效率以及系統性能，新的自適應邏輯模塊(ALM)體系結構在最大的器件中額外增加了800K寄存器，提高了邏輯效率，適用于需要大量流水線和寄存器的設計。含有M20K模塊的增強嵌入式存儲器結構提高了面積效率，具有更好的系統性能。精度可變的DSP模塊實現了效率最高、性能最好的多精度DSP數據通路和功能，如FIR、FFT和浮點。部分重新配置功能使設計人員可以在不斷電的情況下重新配置部分FPGA，從而降低了功耗和成本。

Stratix V FPGA采用了新的嵌入式HardCopy模塊。嵌入式HardCopy模塊為用戶提供了700K等價LE，14M ASIC邏輯門，與軟核邏輯實現相比，功耗降低了65％，性能提高了2倍。這一獨特的方法使用戶僅需3到6個月就可以開發出新的產品型號。