電子發燒友網報道（文 / 吳子鵬）當前，AI 技術已深度融入生產生活，從 AI 手機、AI?PC 到云端大模型推理，再到未來的具身智能機器人，對算力的需求呈指數級增長。然而，在 AI 飛速發展的同時，算力、能效與帶寬瓶頸成為行業前行的關鍵阻礙，而美西方的技術禁運更讓中國芯片產業面臨嚴峻挑戰。
?
在這一大背景下，存算一體成為國產算力突破的重要手段。近日，在杭州舉辦的 RISC-V 存算一體產業論壇暨應用組啟動大會上，微納核芯、浙江省北大信息技術高等研究院、知合計算、小米移動、浪潮計算機、紫光展銳、兆易創新、北京智芯、上海兆芯、安路信息、英韌科技、麒麟軟件、清微智能、進迭時空、算能科技、澎峰科技、希姆計算、千芯科技、雄安安算、元石智算、塵點科技、凌川科技、新華三等企業與機構代表及行業專家齊聚一堂，共同確立了 “RISC-V + 存算一體” 技術的標準化路線圖，旨在為國產芯片應對大模型時代的算力挑戰提供核心支撐。
? ?
會上，杭州微納核芯首席科學家葉樂教授作了題為《三維存算一體 3D-CIM：賦能 RISC-V AI 生態》的報告，分享了微納核芯在三維存算一體（3D-CIM）技術領域的探索與實踐，以及該技術如何為 RISC-V AI 生態注入新活力，助力我國芯片產業實現自主可控。
?

3D-CIM 助力國產算力騰飛

如上所述，后摩爾定律時代，國產算力芯片發展面臨更為嚴峻的挑戰，葉樂教授在此列舉了三點：?
·算力密度瓶頸：摩爾定律逐漸逼近物理極限，傳統芯片依賴先進工藝提升算力的路徑愈發艱難。
·數據帶寬瓶頸：大模型參數量動輒達千億級別，在傳統馮?諾依曼架構下，計算單元與存儲單元分離，數據搬運量遠超算力需求，數據通道如同 “交通堵塞”，嚴重制約大模型應用效率。
?
·軟硬件生態瓶頸：現有 AI 硬件發展缺乏標準指令集與工具鏈，軟件生態多被美西方掌控，自主生態建設面臨高昂的遷移成本與兼容難題。
?
他認為，要克服這些挑戰，急需發展 “基于現有國產工藝條件、突破上述關鍵挑戰的新架構技術路線 + 開源自主可控生態” 的創新路徑。微納核芯團隊經過多年深耕，提出了以三維存算一體為核心的創新技術路線，從存儲與計算的融合入手，結合 RISC-V 開源生態優勢，構建全棧自主可控的技術體系。
?
在存算一體技術路線選擇上，微納核芯堅定采用數字域路線。相較于模擬域存算，數字域存算具備計算精度高、可靠性強的優勢，支持高精度浮點計算與軟件量化方式，更符合未來產業規模化應用需求。通過在微觀層面將存儲單元與計算單元融合，存算一體技術可實現張量計算的原位高效處理。
?
在 AI 應用中，無論是云端 AI 應用、邊緣端應用，還是輕量級 AI 應用，張量計算占比均高達 99% 以上，行業急需針對張量計算的加速解決方案 —— 能高效處理張量計算的存算一體，成為破局路徑之一。存儲單元與計算單元的微觀融合，不僅大幅縮短數據路徑距離、緩解帶寬瓶頸，更能顯著提升算力密度與計算能效。
?
葉樂教授表示，存算一體的理想技術路線需考量四大因素：?
·大存儲容量：可存儲大模型所有參數，并滿足模型規模增長的需求；
·高密度存儲：能在有限的面積資源下，存儲所有大模型參數；
·高可擦寫次數：大模型計算需頻繁更新 KV Cache，存儲器須具備高次數更新能力；
·快讀寫速度：高吞吐率的大模型推理對存儲器的讀寫速度提出較高要求。
?
綜合考量各項技術的優劣勢后，微納核芯選擇基于 SRAM 實現數字域存算一體。據流片實測結果顯示，SRAM 存算一體在同工藝下的算力密度相比傳統架構提升 4 倍；經多次流片驗證，其在 22nm 工藝下可實現傳統 NPU/GPU 路線在 7nm 工藝下相當的算力密度；與傳統 NPU/GPU 路線相比，計算能效提升 5-10 倍。此外，微納核芯的 SRAM 存算一體芯片基于全國產供應鏈，且相比 7nm 芯片成本降低 4 倍。目前，微納核芯已完成 SRAM 存算一體全棧軟件棧的初版設計，涵蓋仿真器、指令集、算子庫、編譯器及軟件棧。
?
葉樂教授指出，微納核芯 SRAM 存算一體之所以能實現上述優勢，離不開 3D-CIM 技術的支撐。為進一步突破帶寬瓶頸，微納核芯引入 3D 近存架構，構建 3D-CIM。該架構將存算一體計算芯片與 DRAM 存儲芯片進行三維堆疊，如同為數據搬運搭建 “專屬電梯”—— 大模型參數存儲在上層 DRAM 中，調用時可直接快速傳輸至下層計算芯片，大幅提升數據帶寬的同時降低傳輸功耗。這種創新架構實現了存算一體與近存計算的完美融合。
?
?

RISC-V 與 3D-CIM 的融合

那么，在這一創新體系中，RISC-V 架構的價值體現在何處？回歸前文提及的國產算力芯片挑戰，在軟硬件生態瓶頸方面，國內面臨的現實問題是：即便擁有先進芯片，編程與使用仍存在諸多困境，例如算子庫需持續演化、應用遷移難度大等。而異構融合 AI 計算借助 RISC-V 生態體系，通過標準架構接口與編譯鏈開展軟件開發，可有效克服這一難題。
?
當然，RISC-V 架構的價值遠不止于此。葉樂教授在演講中提到：“我們也清醒地認識到，單一存算一體技術無法解決所有問題。存算一體雖能高效處理張量計算，但在標量計算與計算完備性上存在短板，且面臨編譯難題。而 RISC-V 作為開源、靈活的指令集架構，恰好能彌補這些不足。”
?
為此，微納核芯創新提出 RISC-V 與存算一體的異構融合架構：用存算一體模塊處理 99% 的張量計算，充分發揮其高算力密度與高能效優勢；用 RISC-V CPU 處理 1% 的標量計算，保障計算完備性。在此基礎上，微納核芯還擴展了存算一體專用指令集，覆蓋卷積、全連接、Attention 等主流張量算子，兼容 INT4、FP8、BF16 等多種數據格式，實現與 RISC-V 標準指令集的協同。通過統一的抽象算子庫與擴展編譯器，微納核芯的 SRAM 存算一體芯片成功接入 RISC-V 開源生態，解決了存算一體的軟件生態難題，為技術產業化掃清障礙。
?
在產品規劃上，葉樂教授透露，微納核芯計劃于 2026 年第一季度完成芯片流片，第三季度向手機、PC 等領域的頭部企業送樣，率先布局 AI 手機、AIPC 等端側大模型應用；中期將聯合國產高性能 CPU，推出 3D-CIM 芯片解決方案，有望繞過甚至超越英偉達現有方案，進軍云端大模型市場；遠期則瞄準具身智能領域，為 AI 機器人提供核心算力支撐。