大多數讀者應該知道Intel 的處理器、TSMC生產的SoC（System on Chip）等邏輯半導體的相關工藝，也明白到這些規則只不過對產品的命名罷了。那么，DRAM中提到的1X（18nm）、1Y（17nm）、1Z（16nm）等又都意味著什么？

在本文中，我們就此討論一下所謂的“XXnm”的DRAM的真正意義。那么，所謂“XXnm”指的是哪里的尺寸呢？在談論這個之前，我們先來聊一下當下的DRAM現狀。

現在是2019年的下半年，最先進的DRAM正在由1X（18nm）向1Y（17nm）推進。而且，預計在2019年末量產1Z（16nm）。也就是說，DRAM是1nm1nm地實現微縮，為什么DRAM廠家執著于這“1nm的微縮”呢？

先說結論，“1nm微縮”如果“登場”得晚的話，年度銷售額將會有1兆日元（約人民幣670億元）的差異。要理解這個，我們要首先理解DRAM的構造和變遷。

DRAM的構造和變遷

如圖1所示，DRAM 是由一個晶體管和一個電容（Capacitor）構成的，晶體管處于“ON”的狀態，電容儲存電荷。也就是說，根據電容是否有電荷，進行“1”或者“0”的存儲動作。

圖1，DRAM的構造及變遷。（圖片出自：《日本半導體歷史館》）

如圖1 所示，4K-1M比特的DRAM是平面型（Planar型），然而，大于1M比特的話，電容就會變成像蘑菇形狀一樣的“堆棧型”（Stack型）、或者3層鰭狀（Fin）構造（圖1 的上半部分）、或者“溝槽型”（Trench型），即在晶體管下面的硅基板上鑿孔，把側壁當做晶體管（圖1 的下半部分），由此就產生了下面的內容。

DRAM也遵循摩爾定律，每兩年集成度就會擴大2倍。因此，晶體管、電容分別微縮了70%。但是，即使有微縮，電容也需要存儲一定量的電荷。如果電荷過少，“1”和“0”的區別就會變得模糊，會對存儲功能產生影響。

也就是說，DRAM的微縮難就難在--“即使實現微縮，也要保證電容存儲的電荷保持一定”。為此，把平面型改為“堆棧型”、“溝槽型”，通過確保電容的面積從而保持一定的電荷量。

目前，DRAM市場被韓國三星電子、SK海力士（SK Hynix）、美國的美光科技（Micron Technology）三家公司壟斷。這三家公司都采用了圖1中右上角的“氣缸型（sylinder ）”，已經沒有任何一家廠商采用“溝槽型”了。

也就是說，三家DRAM廠商都在晶體管上堆積絕緣膜、鑿孔、形成電容。其結果，由于“即使微縮、也要存儲一定的電荷”的緣故，對于DRAM廠商來說，每年“深挖細微孔”都是他們最重大的技術研發。

現在的DRAM構造和最細微的地方

現在的DRAM 構造如圖2所示。筆者在2000年前后，曾在日立、Elpida（爾必達）從事256M-1G比特DRAM的研發工作，電容孔的直徑、深度（高度）比（也就是“Aspect Ratio”，）曾是10-12。那時曾經“叫苦連天”地喊出“孔的加工太難了，已經極限了，已經不行了”！

圖2 ，DRAM構造。（圖片出自：Rick Merritt，《從折疊手機3D DRAM，SEMI event》（EE Times Japan、2019年1月21日），原始圖片出自東京電子TEL.）

據說現在DRAM的“Aspect Ratio”（已經達到40-45。能夠加工出深度（高度）比如此大的孔，深切感受到人類了不起的睿智！

在圖2 的DRAM中，從下側開始我們可以依次看到，分離各個cell的淺槽隔離（Shallow Trench Isolation）、晶體管的Gate（字線Wordline）、位線（bitline）、電容、接觸孔（contact hole）、金屬配線等。

其中，最細微的地方是哪里？如果說“18nm的DRAM”，18nm又在何處？

問題的答案通過圖3中的DRAM的平面圖來說明。首先，在硅上挖出溝槽，用絕緣膜填充溝槽后形成淺槽隔離（Shallow Trench Isolation）。其次，形成作為晶體管Gate的字線（Wordline）。接著，繼續形成位線（bitline）。

圖3，DRAM的平面圖。（圖片出自：jbpress）

其中，最細微的部分是淺槽隔離（Shallow Trench Isolation，STI），“18nm的DRAM”其實指的就是相當于“淺槽隔離（STI）”的間距的1/2（稱為“Half Pitch”）的尺寸。也就是說，說起“○○nm的DRAM”，DRAM的“淺槽隔離（STI）”的1/2間距才是真正的nm尺寸。

DRAM的微縮推移及未來預測

如圖4是關于DRAM的微縮如何發展、今后的預測。

圖4，DRAM的微縮推移、未來的預測。（圖片出自;筆者根據ITRS、IRDS的數據編纂而成。）

截止到2016年，以美國半導體工業協會（SIA）、日本的電子信息技術產業協會（JEITA）為中心，策劃了“國際半導體技術藍圖（ITRS：International Technology Roadmap for Semiconductors）”，并且刊載了DRAM的細微性。

該技術藍圖被認為是為了Intel的處理器而制作的，背地里甚至曾被揶揄為“Intel Technology Roadmap for Semiconductors”！

ITRS在2016年壽終正寢，取而代之的是美國本土的電氣電子工學學會（IEEE），并發布了名為“International Roadmap for Devices and Systems（IRDS）”的新技術藍圖。其中也登載了DRAM的微縮特性。

再看一下圖4，截止到ITRS存在的2016年，從36nm到20nm，DRAM的微縮以對數函數的形式幾乎呈現直線發展。但是，進入2017年以及以后的IRDS時代，可以看出，DRAM的微縮發展比ITRS的預測還要慢！

但是，盡管如此，據預測，DRAM還會以1-2nm的速度進行微縮的發展。那么，對于DRAM來說，1nm的微縮具有什么意義呢？

DRAM廠商拘泥于1nm的理由

2012年-2013年期間，比較了三星電子和美光的2G比特的DRAM（如圖5），同一時期，三星電子公布說“28nm”、美光公布說“32nm”。但是，怎么看三星都在數字上“打了馬虎眼”，其實二者的細微差異僅僅只有1-2nm。

圖5，三星電子和美光的2G比特的DRAM的比較。（圖片出自：jbpress）

僅僅1-2nm的差距，就對DRAM的芯片尺寸造成了很大影響。實際上，三星電子的2G的DRAM是45m㎡，美光的是60m㎡。

于是，三星可以從直徑為30cm（12inch）的硅晶圓上獲得1570個DRAM， 美光可以獲得1024個。假設兩者的良率為90%，三星可以獲得1413個芯片，美光可以取數921個芯片，其差約為500個左右。

假設一個DRAM為4美金，對于一顆硅晶圓，三星電子和美光的銷售額差距約為2000美金。假設兩家公司在月產能為50萬顆硅晶圓的量產工廠生產DRAM，其差距就是10億美金，1年（12個月）下來，其差異會擴大到120億美金。1美金換算成110日元的話，一年就是1兆2，100億日元。

總之，對于DRAM的1-2nm的細微性的差異，1年下來，就會產生超過1兆日元（約人民幣670億元）的銷售額的差異。這就是DRAM廠商“拘泥”于這細微的1nm的理由！

實際上，這種情況也存在于處理器、SoC等邏輯半導體方面。因此，無論哪里的尖端半導體廠商，都“卯足了勁”要實現哪怕僅有1nm的微縮！

2016年以后，Intel停滯在14nm、沒有進展，2019年下半年開始批量生產10nm工藝的處理器。這里的“14nm”、“10nm”都是Intel的“商品品名”。另一方面，三星電子、美光似乎也提前了IRDS，在2019年末預計要開始量產1Z（16nm）工藝的16G比特的DRAM。DRAM的淺槽隔離（STI）的“半間距（Half Pict）”其實是16nm。

最快在2020年上半年，可能會發布搭載了Intel的10nm處理器、16nm工藝的16G比特的DRAM的PC！