據報導，存儲器三強三星電子（Samsung Electronics）、SK海力士（SK Hynix）、美光（Micron），正加速為10納米DRAM時代做準備。因存儲器削價競爭結束后，三大廠認為以25納米制造DRAM已能創造充足的利潤，因此相較于應用處理器（AP）和快閃存儲器（NAND Flash），DRAM的微細制程技術發展較緩慢。

　　然而，三星將DRAM制程從25納米轉換到20納米，再度點燃微細制程戰火。 NAND Flash已跨入10納米級制程，系統芯片也因鰭式場效電晶體（FinFET）技術發展，即將轉進10納米世代。領先業者間的微細制程技術研發競爭轉為激烈，DRAM也可望迎來10納米級制程時代。

　　20納米制程不需要執行新投資也能利用既有的設備生產。三星已示范成功范例，SK海力士和美光也正在研發可不執行投資就能進行20納米制程的技術。

　　未來DRAM市場的決勝關鍵，在于是否能跨入10納米級制程。首先必須要突破曝光技術的瓶頸。目前雙重微影技術（DPT）在20納米制程已達上限。 DRAM業者為因應10納米級制程，正在準備四重微影技術（QPT）。曝光制程雖然增加，但能采用既有的浸潤式微影設備（Immersion Lithography）。長期而言，DRAM廠也將會引進極紫外線（EUV）曝光技術。

　　STT-MRAM技術引進后，電容器將改成磁隧道接點（Magnetic Tunneling Junction）結構。 DRAM微細制程技術越高度化，就越難形成電容器。電容器幅度縮減、長度越長。制程中電容器將影響DRAM的生產良率。

　　STT-MRAM的制程與DRAM制程相似度接近95%，可使用既有的設唄。三星為確保STT-MRAM技術，2011年時購并了Grandis。 SK海力士則與東芝（Toshiba）共同研發STT-MRAM。

　　使用矽穿孔技術的3D封裝技術也對DRAM的競爭力造成不小影響。矽穿孔技術是在矽晶圓上穿出10?的小孔，并填入銅，以電力使上下片互相連接的技術。相較于過去的PoP封裝技術，可縮減35%體積，耗電量也能縮減到一半，且傳輸速度快8倍以上。

　　南韓證券分析師指出，DRAM微細制程從30納米級轉入20納米級時，高介電常數金屬閘極（HKMG）和雙重微影技術扮演了相當重要的角色。從20納米轉入10納米級制程時，四重微影、STT-MRAM、矽穿孔等技術則將影響DRAM業者間的競爭力。