賽靈思宣布采用 28 納米工藝加速平臺開發

　全球可編程邏輯解決方案領導廠商賽靈思公司 (Xilinx Inc.? ) 今天宣布，為推進可編程勢在必行之必然趨勢，正對系統工程師在全球發布賽靈思新一代可編程FPGA平臺。和前代產品相比， 全新的平臺功耗降低一半，而性能提高兩倍。通過選擇一個高性能低功耗的工藝技術，一個覆蓋所有產品系列的、統一的、可擴展的架構，以及創新的工具，賽靈思將最大限度地發揮 28 納米技術的價值， 為客戶提供具備 ASIC 級功能的 FPGA，以滿足其成本和功耗預算的需求。同時還能通過簡單的設計移植和 IP 再利用，大幅提升設計人員的生產力。

　　目前，過高的 ASIC 設計和制造成本、快速演化的相關標準、縮減物料清單以及對軟硬件可編程性的需求，與當前經濟不景氣且員工數量減少的狀況相互交織，令當前的現實環境雪上加霜，迫使電子產品設計人員必須逐步把 FPGA 用作 ASIC 和 ASSP 的替代方案。賽靈思將上述各種趨勢的互相交織，視為可編程技術勢在必行的重要驅動因素。

　　同時，功耗管理及其對系統成本和性能的影響也是當前電子系統設計人員和制造商所首要關注的問題。隨著競爭日益激烈，盡力降低功耗、加強對熱耗散的有效管理、并同時在由價格和性能驅動的功能方面保持領先等更加不可或缺。

　　賽靈思可編程平臺開發全球高級副總裁 Victor Peng 指出：“在 28 納米這個節點上，靜態功耗是器件總功耗的重要組成部分，有時甚至是決定性的因素。由于提高可用系統性能和功能的關鍵在于控制功耗，因此為了實現最高功效，首先必須選用適合的工藝技術。我們選擇了***半導體制造有限公司 (TSMC)和三星(Samsung)的高介電層/金屬閘 (high-k metal gate)高性能低功耗工藝技術，以使新一代 FPGA 能最大限度地降低靜態功耗，確保發揮28 納米技術所帶來的最佳性能和功能優勢。”

　　與標準的高性能工藝技術相比，高性能低功耗工藝技術使得 FPGA 的靜態功耗降低了 50%，較低的靜態功耗可讓賽靈思向客戶交付業界功耗最低的 FPGA，且比前代器件的總功耗減少 50%。同時，新一代開發工具通過創新時鐘管理技術可將動態功耗降低 20%，而對賽靈思業界領先的部分重配置技術的增強，將幫助設計人員進一步降低33%的功耗和系統成本。

　　為解決互聯層面上的系統性能瓶頸問題，賽靈思將提供業界最高性能的接口，充分滿足客戶對高帶寬芯片間、板間和設備間互聯的需求。由于客戶日益將 FPGA 用作其系統的主要(乃至核心)器件，因而互聯接口就變得尤為重要，同時其也決定著在 ASIC 和 ASSP 方案不適用時，新一代FPGA 將如何幫助客戶構建系統。

　　保障 IP 和設計投資

　　工具的改善再加之統一的 ASMBL 架構可提高效率，進而減少對設計方案的修改需求，調節高性能和低成本器件之間的轉換，并在 Spartan-6 和 Virtex-6 FPGA 客戶今后開發新一代產品時簡化其設計方案的移植。

　　統一的架構可使賽靈思得以實現其“可插接 IP”的愿景，從而幫助客戶保障其 IP 投資，并更方便地推出滿足多種終端市場需求的產品系列。可插接 IP 和架構統一還能通過降低 IP 開發成本創建規模更大、響應性更強的業界集群，最終支持賽靈思通過目標設計平臺加速創新和降低開發成本的戰略。

　　為支持 IP 模塊的互聯和嵌入式系統的構建，賽靈思于2009 年 10 月宣布與 ARM 合作開發新一代 AMBA AXI? 規范且擴展支持 FPGA 實施方案，這將為軟硬件設計人員提供經實踐檢驗、廣泛采用的標準，進一步推進 IP 的開發和重用。

　加速平臺發展，推動可編程技術勢在必行之發展趨勢

　　隨著 ASIC 和 ASSP變得只適用于那些最大批量規模的應用，賽靈思積極致力于的降低總功耗的努力，在全面發掘 FPGA 的可用潛力以幫助系統支持多種應用方面就越發重要。例如，便攜式醫療設備需要降低價格、縮減尺寸、降低靜態功耗以支持電池供電操作，同時還要減少熱耗散以便滿足航空航天和國防領域在高性能計算、電子戰和雷達系統方面較高的性能需求。而太空與國防領域的應用則需要借助降低散熱來提升性能，讓電子作戰與雷達系統具備更高性能的運算能力。

　　全新硅器件和開發工具將構成賽靈思和第三方合作伙伴共同推出的新一代目標設計平臺的基礎平臺，并將提供只有借助賽靈思的工藝技術、架構和工具創新才能實現的“超高端 FPGA”。

　　超高端 FPGA 集成了較高的串行 I/O 帶寬，邏輯密度比目前高端 FPGA 的邏輯密度高一倍多，而且采用高帶寬接口支持新一代存儲技術。這樣，電信系統開發人員就能用它來替代單個大型 ASIC 或 ASSP 芯片組，滿足以下應用的需求：

　　· 電信系統的高端 Tb 級交換結構：超高端 FPGA 可通過集成全球最高帶寬的串行 I/O 來支持 1Tbps 全雙工交換機的單芯片實施方案，其邏輯密度比目前的 FPGA 翻了一番，而且高帶寬接口可支持新一代存儲技術以最終取代單個大型 ASIC 或ASSP 芯片組。

　　· 400G 光傳輸網絡 (OTN) 線路卡：單部超高端 FPGA 所執行的帶寬足以支持多個 40G 或 100G 單芯片實施方案以替代線路卡上的多個 ASSP。