這種新設計基本上是目前FinFET和完全耗盡型絕緣矽（FD-SOI）制程中使用的各種薄體元件變異。他預測這些使用各種新材料的設計將具有很長的壽命。

　　鰭高電晶體由于具有性能方面的優勢，可望繼續流行。未來的制程將混合不同高度的鰭片，以便針對特定用途最佳化制程，胡正明指出，“我可以預見薄體設計將一直延用到微影技術。”

　　當今的FinFET和FD-SOI結構“可以一直發展到全包覆式電晶體（GAA）或柱或導線，取決于哪一種制造起來最經濟實惠……一切都和成本與性能密不可分。”

　　胡正明對于穿隧電晶體和自旋電子的看法就沒那么樂觀。穿隧電晶體的導通電流較當今元件的更低，使其僅適用于物聯網節點。

　　自旋電子必須使用全新的邏輯工具組，因而并不實用。他指出，“我們的設計基礎設施非常昂貴……真的難以用于導入一種使用完全不同概念的電晶體。”

　　圖4：de Geus表示，在產業成熟期之后將迎來第二春。

　　現在正是芯片設計業的艱難時期。隨著半導體公司持續整并以因應不斷攀升的芯片制造成本，新的設計案和EDA工具銷售情況都“很平淡”，Synopsys執行長Aart de Geus引用資料指出，芯片業營收的復合年成長率（CAGR）為4.4%，而“去年和今年的成長率更趨近于零。”

　　盡管如此，就像胡正明一樣，de Geus在大會開幕時對于該公司在EDA方面的進展仍顯得樂觀。

　　de Geus表示：“我瞭解這個產業正承受經濟的壓力和變化，但我們正處于再次改變世界的浪潮中……讓每樣事物實現智慧化的機會十分巨大，并將徹底改變這個世界。”。

　　de Geus并打趣地說，IoT正象征‘無限樂觀思維’（Immensely Optimistic Thinking），因為，“它雖不足以驅動半導體量，但十分適于將我們與真實世界的實體特性連接在一起。無論如何，如果我們能將性能功耗比再提高10至100倍，那么IoT將出現令人意料不到的爆炸式成長。”

　　盡管FinFET還有諸多早期的問題，但Synopsys已經以14/16nm制程投片超過50種測試芯片了。例如，瑞薩電子（Renesas Electronics）有一款高階車載資訊娛樂SoC就在臺積電16FF+制程中導入Synopsys的完整工具流程。

　　de Geus并引用一些其它進展：

　　今年夏天推出的測試演算法將加快運作時間，并減少25%的測試向量

　　一款14nm的網路SoC使用IC Compiler II使導線長度縮短了17%

　　一款7nm測試芯片以ICC II在1%的PTSI內完成了99%的端點布線

　　使用Prime Time系統，讓包含5，000萬個實例和20個場景的設計在8小時內完成ECO收斂

　　一款名為Cheetah的最新驗證演算法可自動適應處理器上的CPU和GPU核心，使RTL級的工作速度快上5倍。De Geus還介紹了Synopsys透過收購包括Coverity等公司，建立了日益 成長中的安全業務。

　　“對于我們來說，這已經是一個1億美元的業務了，因此，它不再只是業余愛好，而是一個極其關鍵的方向，”De Geus表示，“每個物聯網裝置相當于銀行中的一扇窗戶……事實上，世界上的所有軟體中都有這樣的窗子。”De Geus指出。

　　（參考原文：FinFET‘s Father Forecasts Future，by Rick Merritt）